[发明专利]用于FC交换机芯片的快速转发电路及方法

说明书

本发明属于集成电路设计技术领域，涉及用于FC交换机芯片的快速转发电路及方法，所述电路及方法提供了一种数据接收、存储及调度、转发并行工作的转发电路与方法，通过增加帧信息存储器和帧排序FIFO，在数据帧接收时把缓冲块号在帧排序FIFO中排队，数据存储的同时将其携带的路由与优先级信息存入专门的帧信息存储器，简化队列调度器的同时，分离了控制信息通路与数据载荷通路，避免了直通式交换时调度器获取路由信息与数据转发同时进行所造成的数据存储器读接口竞争，从而提高了转发交换效率高，且电路简单、易于实现。

技术领域

本发明属于集成电路设计技术，涉及一种用于FC交换机芯片的快速转发电路及方法。

背景技术

在高速交换机的设计中，需要把接收的数据快速转发出去，为保证较小的通信时延，必须在接收到数据包头即开始转发，这就需要在数据包头到达的很短时间内获取到数据帧的路由目的、优先级等有效信息，以便快速建立转发链接，从而开始数据的转发。

如图2所示，FC帧的路由和优先级信息包含在其帧头数据中，如果采用单一双端口存储为数据缓冲的转发电路，基于交换机的数据调度特性，读取帧头以获取路由信息与读取整帧数据以转发这两种行为，势必产生存储器读接口的竞争，该做法会造成通信效率低，时延较大，且控制电路设计复杂。

发明内容

发明目的：

为了解决上述背景中提及的问题，本发明提供一种用于FC交换机芯片的快速转发电路及方法，通过接收存储、入队、出队、读出转发之间的并行工作，可最大限度的提高通信效率，降低传输延迟，且电路简单、易在芯片设计中实现，可在多种FC交换机芯片中复用。

技术方案：

一种用于FC交换机芯片的快速转发电路，包括：包括数据写入模块、帧排序FIFO、帧信息存储器、数据帧存储器、队列调度器和读出转发模块；其中，数据写入模块连接帧排序FIFO，同时连接帧信息存储器和数据帧存储器，同时，帧排序FIFO和帧信息存储器与队列调度器相连，读出转发模块与队列调度器和数据帧存储器相连；

数据写入模块负责将数据帧由帧头至帧尾依次写入数据帧存储器中，同时将FC帧的第2-第4个字，写入帧信息存储器，将缓冲块号写入帧排序FIFO；

帧排序FIFO深度为M,用于存储缓冲逻辑块号，帧排序FIFO的深度与缓冲逻辑块个数保持一致；

帧信息存储器为双端口存储器，包括M个逻辑缓冲分块，每个分块包含地址0、1、2，存储3个字；

数据帧存储器为双端口存储器，用于存储数据，包括M个4KB的逻辑分块，每个分块由地址0开始存放一个帧内容，从SOF开始；

队列调度器从帧排序FIFO获得缓冲逻辑块号，并依据缓冲逻辑块号从帧信息存储器获取帧路由和优先级信息，建立虚拟输出队列，从队列中调度出结果，通知读出转发模块；

读出转发模块用于从数据帧存储器中读出数据，并从队列调度器所建立的连接通路上将数据转发至目的端口。

一种用于FC交换机芯片的快速转发方法，包括数据接收存储步骤、调度步骤和转发步骤，其中

接收存储步骤包括：

1)数据写入模块检测是否有新数据帧进入交换机端口，若接收到数据帧，则按照接收数据流顺序将接收到的帧由帧头至帧尾依次写入搜索到的数据帧存储器空闲缓冲块中，在写入进行至FC帧的第2-第4个字，即包含路由信息的Header0、包含优先级信息的Header1和Header2时，将其同时也写入帧信息存储器对应的存储块中；

2)帧信息存储器的每个分块地址0、1、2，分别存储该FC帧包含路由和优先级信息的FC帧Header0、Header1和Header2；