[发明专利]一种基于数字电路的FC网络序列发送控制系统及方法

说明书

本发明涉及一种FC网络序列发送控制系统及方法，特别涉及一种基于数字电路的FC网络序列发送控制系统及方法。本发明采用使从主机内存读入数据的操作和FC帧分解发送的操作同时进行，并且根据主机配置对每个序列的发送时间加以控制的方式，仅需数个大小为2112B的本地缓存单元，当缓存单元未满时根据主机配置从主机内存获取一个FC帧的负载数据，同时，若缓存单元非空则将负载数据组织成完整的FC帧，并根据主机配置对每个序列的发送时间加以控制，最终实现对序列的发送控制。本发明不仅可以降低对缓存的需求，减少发送延时，还能够满足用户对每个序列占用发送通道的时间的限制。

技术领域

本发明涉及一种FC网络序列发送控制系统及方法，特别涉及一种基于数字电路的FC网络序列发送控制系统及方法。

背景技术

在FC网络通信领域，FC帧的最大数据负载为2112B，当用户数据超过2112B时，需要将用户数据组织成一种称为序列的数据结构进行发送，这种序列由多个FC帧组成，其中每个FC帧的帧头信息中都标记出了自身所属的序列以及在序列中的位置，从而可以使接收端重组出完整的用户数据。因此，在发送序列时，需要根据用户数据的长度将其分解成若干个FC帧后再组织发出，而这一发送控制过程不适于用软件实现，通常采用数字电路的方式完成。目前使用的基于数字电路的序列发送控制方法先将主机内存中的用户数据读入本地缓存中，然后再进行分解和发送，这种方法虽然可以实现序列的发送控制，但是需要大量的本地缓存，而且增加了发送延时。

本专利创新地提出了一种基于数字电路的FC网络序列发送控制方法，仅需设置数个大小为2112B的本地缓存单元，当缓存单元未满时根据主机配置从主机内存获取一个FC帧的负载数据，同时，若缓存单元非空则将负载数据组织成完整的FC帧后发出，并根据主机配置对每个序列的发送时间加以控制，不仅可以降低对缓存的需求，减少发送延时，还能够满足用户对每个序列占用发送通道的时间的限制。

发明内容

本发明的目的是提供一种基于数字电路的FC网络序列发送控制系统及方法，通过采用使从主机内存读入数据的操作和FC帧分解发送的操作同时进行，并且根据主机配置对每个序列的发送时间加以控制的方式，来达到使用较少的本地缓存，减少发送延时并满足用户控制每个序列占用发送通道的时间的目的。

为达到以上目的，本发明是采取如下技术方案予以实现的：

如图1所示，一种基于数字电路的FC网络序列发送控制系统，包括配置寄存器组、本地缓存、数据请求状态机、数据发送状态机和发送超时计数单元五部分；其中，

配置寄存器组包括：

1)、由主机填写数字电路读取的S_ID寄存器、D_ID寄存器、帧长度寄存器、起始地址寄存器、长度寄存器、超时值寄存器和超时处理方式寄存器；其中，

a、S_ID寄存器存储FC帧头中S_ID字段的用户设置值；

b、D_ID寄存器存储FC帧头中D_ID字段的用户设置值；

c、帧长度寄存器存储FC帧数据负载长度的用户设置值；

d、起始地址寄存器存储用户数据在主机内存中的起始地址，对该寄存器的写操作是启动数字电路进行发送的触发条件，必须最后设置；

e、长度寄存器存储用户数据的字节长度；

f、超时值寄存器存储用户数据可以占用发送通道的时间值；

g、超时处理方式寄存器存储用户数据的发送时间超过超时值寄存器设定值后的处理方式，包括超时续传和超时中止两种方式；

2)、由数字电路填写主机读取的发送完成地址寄存器和超时地址寄存器；其中，

a、发送完成地址寄存器存储发送完成的用户数据在内存中的起始地址；