[发明专利]一种程序计数器压缩方法及其硬件电路

说明书

本发明提供一种程序计数器压缩方法及其硬件电路。本发明的压缩方法包括下述步骤：步骤(1)、获取处理器发出的指令的执行情况，并且基于所述指令的执行情况对所述指令进行分类筛选；步骤(2)、基于分类筛选的结果对目标分类的指令计数值和阻塞周期进行差分处理，并且对所获得的差分值进行切片处理；步骤(3)、对步骤(2)中记录的有效的差分切片字段进行LZ字典编码。本发明将体系结构压缩和非体系结构压缩两种方法有效地结合起来，通过分类筛选、差分编码和字典压缩等方法的组织和运用，提出了程序计数器的三级压缩方案，极大地提高了程序计数器的压缩率。

技术领域

本发明涉及电子电路领域，具体涉及一种程序计数器压缩方法及其硬件电路。

背景技术

随着处理器中软件复杂度的提高，软件调试和分析软件执行效果显得越来越重要，收集程序执行的路径信息具有重要的意义。常用的路径信息收集方法有两种，第一种是通过仿真器模拟程序执行，这种方法实现起来简单，但是由于仿真速度较慢，影响了信息收集的效率，第二种是在处理器中嵌入硬件模块实时记录路径信息，这种方法信息收集速度快，但是片上存储器容量和数据传输带宽限制了记录的信息数量。为了提高信息收集的效率，同时降低对硬件条件的要求，需要高效的程序计数器压缩方法，减少需要记录的有效数据量。

由于程序计数器压缩单元是处理器的非核心部件，所以其硬件资源消耗应当尽可能少，功耗也应当尽可能低，以不影响处理器的整体面积和性能。因此，探索一种高效的程序计数器的压缩方案及其硬件电路，提高程序计数器的压缩率，降低硬件模块的资源消耗和功耗具有重要的研究价值。

现有的程序计数器压缩方法主要基于两个角度提出，第一个角度是基于体系结构的压缩，例如仅仅记录程序执行过程中的跳转指令信息，对于顺序指令信息不做处理，第二个角度是通用的无损数据压缩方法，例如差分编码和字典编码。现有的技术大多数没有将这两个角度有效结合起来，压缩效果仍有提升的空间。在体系结构压缩方面，已有的研究对阻塞指令的关注较少，在一些特定的领域中影响了压缩效果。字典编码这种方法在程序计数器的压缩中得到了较为广泛的运用，但是已有的研究提出的字典编码的硬件实现方法大都需要较多的硬件资源，尤其是需要较多的寄存器，同时功耗也较大，限制了这种方法的实际运用。

发明内容

针对上述问题，本发明提出了一种新的程序计数器压缩方法以及相应的硬件实现电路，或称为压缩装置。

具体而言，一方面，本发明提供一种程序计数器压缩方法，其特征在于，所述压缩方法包括下述步骤：

步骤(1)、获取处理器发出的指令的执行情况，并且基于所述指令的执行情况对所述指令进行分类筛选；

步骤(2)、基于分类筛选的结果对目标类型指令的程序计数器值和阻塞周期进行差分处理，并且对所获得的差分值进行切片处理，获得相应的有效数据段；

步骤(3)、对步骤(2)中获得的差分切片的有效数据段进行字典编码。

优选地，所述程序计数器压缩方法将指令的类型分为(1)顺序执行、(2)跳转和(3)阻塞，

所述步骤(1)包括：

步骤(1.1)、获取每个指令所对应的程序计数器值；

步骤(1.2)求解任意两条连续指令的程序计数器值的差值PC_diff＝PC-PC_pre，其中，PC表示当前周期的程序计数器值，PC_pre表示上一个周期的程序计数器值；

步骤(1.3)基于任意两条连续指令的程序计数器值的差值PC_diff对所述指令进行分类，

(a)如果PC_diff＝1，则将该指令分类为顺序指令，对该指令不做记录；

(b)如果PC_diff＝0：则将该指令分类为阻塞指令，记录阻塞指令对应的程序计数器值和阻塞的周期；