[发明专利]基于FPGA和HPI的DSP间的通信装置及通信方法

权利要求书

1.基于FPGA和HPI的DSP间的通信装置，其特征在于，包括作为主机的一个FPGA，作为从机的、带有HPI接口的至少两个DSP，在所述FPGA中分区存储每个DSP所对应的HPI读写操作控制模块、数据缓存区读写模块、缓存区数据交互模块；

所述HPI读写操作控制模块，实现FPGA对HPI接口的读写操作，采用的是先读后写的操作方式；

所述数据缓存区读写模块，包含至少2个数据缓存区，一个是读缓存区，用于存储通过HPI接口读出的所对应的DSP内部RAM数据，另一个是写缓存区，用于存储需要写给所对应的DSP的有效数据，此模块还对定时器进行定时设置以产生相应的HPI接口定时读标志；

所述缓存区数据交互模块，负责将除待写入数据的DSP以外的其他DSP的读缓存区的数据进行汇总和处理，并按照一定的格式存储在该待写入数据的DSP对应的写缓存区内，完成后将该DSP的写缓存区的写缓存完成标志置起；

所述FPGA通过控制线实现对HPI接口的控制、通过数据线实现与HPI接口间的数据交互。

2.根据权利要求1所述的基于FPGA和HPI的DSP间的通信装置，所述HPI读写操作控制模块包括两部分：一是HPI数据读写时序部分，负责构建对DSP进行数据读写时所需要的控制逻辑，读操作和写操作分别置于相互独立的程序模块内、触发的条件互斥；二是HPI接口控制信号输出部分，负责向HPI数据读写时序部分输出所需要的HPI控制信号，读操作采用定时读以获取各DSP需要发送给其他DSP的数据，以HPI接口定时读标志到达为控制条件，而写操作则要等待FPGA将待写入数据的DSP所需要写入的数据全部准备好并将写缓存完成标志置起后才执行。

3.根据权利要求1所述的基于FPGA和HPI的DSP间的通信装置的通信方法，其特征在于，包括以下步骤：

步骤1、在FPGA中为需要通信的DSP分别构建其各自的HPI读写操作控制模块、数据缓存区读写模块、缓存区数据交互模块，所述数据缓存区读写模块包含一个读缓存区和一个写缓存区；

步骤2、各DSP的HPI读写操作控制模块并行分别读取各自的内存数据并放置在该DSP所对应的读缓存区内；

步骤2-1、等待HPI接口定时读标志是否到达，若否，继续等待，若是，则初始化该DSP的HPIC寄存器、HPIA寄存器，并转步骤2-2；

步骤2-2、FPGA利用HPI读写操作控制模块通过HPI接口读取该DSP的内存数据，并放置在该DSP所对应的读缓存区内；

步骤2-3、判断读取该DSP的内存数据是否完成，若否，转步骤2-2，若是，则在该DSP的读缓存区置起读完成标志；

步骤3、待所有需要通信的DSP的读完成标志置起后，FPGA利用缓存区数据交互模块将除待写入数据的DSP以外的其他所有DSP对应的读缓存区的数据进行汇总和处理，并放置在该待写入数据的DSP的写缓存区内；

步骤4、判断各DSP的读缓存区的数据汇总和处理是否完成，如果否，则转步骤3，如果是，则在待写入数据的DSP的写缓存区中置起写缓存完成标志并转步骤5；

步骤5、初始化待写入数据的DSP的HPIC寄存器、HPIA寄存器；

步骤6、FPGA利用HPI读写操作控制模块通过HPI接口将写缓存区的数据写入待写入数据的DSP的内存；

步骤7、判断写缓存区的数据写入是否完成，若否，则转步骤6，若是则本次通信完成。