[发明专利]一种基于遗传蚁群融合算法的数字微流控芯片灾难性故障测试方法

说明书

本发明公开了一种基于遗传蚁群融合算法的数字微流控芯片灾难性故障测试方法，其特征在于，包括以下步骤：S1.建立数字微流控芯片的灾难性故障测试模型；S2.得到初步测试路径并设置最大最小蚁群算法的初始信息素上下界和信息素初始值；S3.搜索最终测试路径并输出结果。这种测试方法不但能改善单一蚁群算法收敛性差的问题，而且提高测试算法的执行效率，并且能快速求得测试路径，这种测试方法能够检测出相邻电极短路故障，且兼容规则与非规则阵列芯片的测试，更有利于应用于大规模芯片的测试。

技术领域

本发明涉及数字微流控芯片测试技术，具体是一种基于遗传蚁群融合算法的数字微流控芯片灾难性故障测试方法。

背景技术

数字微流控芯片常用于临床检测、医药工程等对可靠性要求高的领域，因此需要对数字微流控芯片进行全面且高效的测试，保证其可靠性。数字微流控芯片的故障可分为灾难性故障和参数性故障，灾难性故障又可细分为绝缘体击穿、相邻电极短路、电极板断路等故障。灾难性故障对芯片的破坏性是致命的，会导致芯片上实验液滴的完全停滞，使芯片无法正常工作。因此，对灾难性故障的测试是数字微流控芯片测试工作中特别重要的一步。

数字微流控芯片的灾难性故障测试原理为：利用测试液滴遍历数字微流控芯片的阵列单元，若无故障，则测试液滴在遍历后能够到达数字微流控芯片上的废液池，若存在故障，则会导致测试液滴在数字微流控芯片上的停滞，测试液滴无法到达数字微流控芯片上的废液池。废液池处有检测液滴是否到达的检测电路，若检测电路检测到测试液滴的到达，则说明数字微流控芯片无故障，否则，说明存在故障。测试液滴遍历数字微流控芯片的阵列单元的不同路由次序就形成了不同的测试路径，测试路径越短则测试花费的时间就越少，测试效率越高。另外，测试算法本身的复杂度越低、收敛性越好，则测试算法的执行效率越高，更有利于算法的在实际工作中的执行。

目前，针对数字微流控芯片的灾难性故障，已有多种测试方法，如汉密尔顿回路测试法、欧拉回路测试法、并行扫描测试法、内建自测试法、分区子阵列合并调度测试法、基于蚁群算法的搜索测试路径的方法等。在这些方法中，汉密尔顿回路测试法、分区子阵列合并调度测试法无法检测出相邻电极短路故障；并行扫描测试法、内建自测试法只适用于规则矩形阵列的数字微流控芯片的测试，且在线测试效率较低；欧拉回路测试法在应用大规模芯片测试时算法复杂度较高且在线测试效率较低；基于蚁群算法的搜索测试路径的方法，测试模型的建立步骤较繁琐，且单一的蚁群算法收敛性较差，在应用大规模芯片测试时效率较低。

发明内容

本发明目的是针对技术中的不足，而提供一种基于遗传蚁群融合算法的数字微流控芯片灾难性故障测试方法。这种测试方法不但能改善单一蚁群算法收敛性差的问题，而且提高测试算法的执行效率，并且能快速求得测试路径，这种测试方法能够检测出相邻电极短路故障，且兼容规则与非规则阵列芯片的测试，更有利于应用于大规模芯片的测试。

实现本发明目的的技术方案是：

一种基于遗传蚁群融合算法的数字微流控芯片灾难性故障测试方法，与现有技术不同的是，包括以下步骤：

S1.建立数字微流控芯片的灾难性故障测试模型：根据数字微流控芯片的阵列单元结构，建立数字微流控芯片的灾难性故障测试模型，所述模型为：

(1)把数字微流控芯片的阵列单元抽象为无向图G(V，E)的顶点V，相邻阵列单元之间的连接关系抽象为无向图G(V，E)的边E，得到无向图模型G(V，E)，并建立其对应的邻接矩阵A；

(2)对无向图模型G(V，E)中的所有顶点V进行编号，令每个顶点的编号对应为该顶点在邻接矩阵A中的行号，从编号最小的顶点开始，依次搜索与当前顶点相关联的边，并对搜索到的边从小到大进行编号；