[发明专利]数字化锁频环

说明书

本发明提供一种数字化锁频环，包括：频率/数字转换单元，在检测周期内检测输出时钟信号，并输出与输出时钟信号频率对应的数字序列；与频率/数字转换单元连接的校准单元，分别在校准状态和正常工作状态下进行输出；与校准单元连接的增量积累调制器，将校准单元的输出信号转换成1Bit调制信号；以及分别与频率/数字转换单元、校准单元及增量积累调制器连接的数字控制振荡器，根据调整信号调整齐输出时钟信号，同时将输出时钟信号输入到频率/数字转换单元、校准单元及增量积累调制器。通过本发明所述的数字化锁频环，解决了现有模拟锁频环对温度、工艺参数漂移、噪声等较为敏感以及成本高的问题。

技术领域

本发明涉及一种锁频环，特别是涉及一种数字化锁频环。

背景技术

晶体振荡器输出的频率都会随着温度的变化而发生漂移，这样基于晶体振荡器输出的频率而生成的各种频率都会随之发生漂移，而锁频环(FLL)又称为自动频率控制环，是一种典型的自动控制环路，实质上就是动态运用的自动频率微调电路，利用反馈回路对输入频率变化进行调整，最后达到对频率的跟踪。

现有技术中的锁频环主要采用模拟电路的方法来稳定输出的时钟，如图1所示，该电路中频率/电压产生电路采用电阻电容充放电的方法，然而该方法本身在温度和工艺参数漂移的时候就会引入偏差，并不适合作为频率调节的参考电路；同时采用的模拟比较电路自身所产生的噪声也会被引入到振荡回路中，而且最重要的是模拟电路对于深亚微米工艺，其成本变得非常昂贵。

鉴于此，有必要设计一种新的数字化锁频环用以解决上述技术问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种数字化锁频环，用于解决现有技术中的模拟锁频环对温度、工艺参数漂移、噪声等较为敏感以及成本高的问题。

为实现上述目的及其他相关目的，本发明提供一种数字化锁频环，所述锁频环包括：

频率/数字转换单元，用于在检测周期内，检测数字控制振荡器的输出时钟信号，并输出与所述输出时钟信号频率对应的数字序列；

与所述频率/数字转换单元连接的校准单元，当所述校准单元处于校准状态下时，用于存储频率/数字转换单元的输出信号，同时输出使所述输出时钟信号为标准时钟信号的预设数值；当所述校准单元处于正常工作状态时，用于输出与所述频率/数字转换单元的输出信号相关的输出信号；

与所述校准单元连接的增量积累调制器，用于将校准单元的输出信号转换为1bit的调制信号；以及

分别与所述频率/数字转换单元、校准单元及增量积累调制器连接的数字控制振荡器，用于根据所述调制信号调整其输出时钟信号，同时将所述输出时钟信号输入到所述频率/数字转换单元、校准单元及增量积累调制器。

优选地，所述频率/数字转换单元包括：

频率/电压转换电路，用于将数字控制振荡器产生的输出时钟信号转换为电压信号；

与所述频率/电压转换电路连接的比较器，用于将频率/电压转换电路产生的电压信号与参考电压进行比较，并输出比较结果；

与所述比较器连接的第一计数器，用于根据数字控制振荡器的输出时钟信号来计数所述比较器输出信号的宽度；

分别与所述比较器及第一计数器连接的第一锁存器，用于在比较器的输出信号发生翻转时，将第一计数器的输出信号进行锁存；以及

分别与所述第一锁存器及检测周期控制信号连接的第二锁存器，用于在检测周期开始时，将上一个检测周期中第一锁存器的输出信号进行锁存。