[发明专利]一种安全芯片物理防护布线的有效方法

说明书

技术领域

本发明涉及安全IC芯片中防止物理攻击的有源屏蔽布线方法，属于集成电路IC芯片设计中安全相关领域，同时也属于集成电路辅助设计软件工具中布线领域。

背景技术

针对安全芯片(包括电子护照、移动支付、SIM卡等相关芯片)的一种物理攻击方法是在IC芯片上电后读取Flash中的数据。为了防止上述攻击，芯片设计厂商提出了版图保护电路的概念，即在顶层金属层加入一层防护层金属，该防护层的信号线受到持续的监控，一旦该信号被破坏，芯片会自动开启报警电路，实行电路自我毁坏，防止非法操控数据。

本文针对防护层布线的构造方法。好的防护层布线要求不宜被分析，不宜被短路，局部图案重复性高，适用于多种检测方式等。

发明内容

本发明提出一种安全芯片物理防护布线的有效方法。

在矩形布线区域内，依次生成一组垂直的^^^线，每根^^^线由一段段水平的台阶状布线构成，相邻两根^^^线间的台阶相互形成交叉。台阶的水平长度由参数H和分割点P确定，台阶数由参数V确定。

这种^^^布线可以用于构造各种监测方式。例如，一种方式是对每根^^^线进行检测，形成单根多组检测布线(附图9)；也可以将所有的^^^线首尾相连，形成单根单组检测布线。另一种方式是将多根相邻的线形成一组，各组间再相连接。连接的方式又分两种，一种是顺序相连，不需要次顶层金属换层(附图10)；另一种是交错相连，需要次顶层金属换层(附图11)。换层的方式使邻近的^^^线分属于不同的检测电路，增加了短路攻击的难度。最后，各种检测方式可以混合使用。例如一部分使用换层方案，一部分使用单根方案(附图12)。

本方法产生的布线从局部看图案的重复性高，不宜被分析。其中多组检测和换层的方案增加了短路攻击难度。本布线适用于多种检测电路的连接方式。

附图说明

图1：根据线宽W和线间距S划分矩形布线区域成网格后的结果。

图2：生成第1条^^^线后的结果。台阶数为V＝4，上升边为1-4，下降边为6-9，5为转折点。上升边与下降边在Y方向互为镜像，在X方向错开一个格点。每个台阶在X方向由一条长度为8的边和一条长度为3的边组成。

图3：生成第2条^^^线后的结果。台阶X方向长度被补全为H＝11个格点。

图4：生成第3条^^^线后的结果。

图5：生成第4条^^^线后的结果。1、2和3、4两组^^^线生成的台阶相互交错。

图6：生成第5和第6条^^^线后的结果。

图7：生成全部有源^^^线后的结果。

图8：布线区域被^^^线填满后的结果。

图9：单根多组检测。每根^^^线一端连接信号发生电路，一端连接信号接收及判断检测电路，共10组检测电路。

图10：2根并行非换层2组检测。将两根^^^线在上方和下方依次相连，然后在头尾连接检测电路。共两组检测电路。

图11：5根并行换层5组检测。将前后5根^^^线在上方交叉相连，图中的细线表示此顶层金属(换层)，再将5组检测电路连接到下方。交叉相连(换层)的好处在于相邻的信号线分属于不同的检测电路，增加了短路攻击的难度，但需要占用此顶层金属的布线资源。

图12：单根及4根并行换层6组混合检测。第1和第10根^^^线分别是单根检测，中间的2-9根^^^线是4根并行换层检测。

具体实施方式

设屏蔽线线宽W，线间距S；^^^布线水平宽度H(附图示例中H＝11)，断点P(0＜P＜H)(附图示例中P＝8)，垂直台阶数V(附图示例中V＝4)；布线区域为矩形。

第1步：将矩形布线区域划分成格点，每个格点为一正方形，宽长为W+S，^^^布线将按格点进行(附图1)。

第2步：生成第1条^^^线。从布线区域的左下角起，向右上依次产生V个上升台阶，每个台阶的画法是，先向上走一个格点，再向右走P-1个格点，再向上走4-1个格点，最后再向左走H-P-1个格点。对于第V个台阶的最后一笔，要向左多走一个格点。然后，向左上产生V个下降台阶，每个台阶的画法是，先向上走一个格点，再向右走H-P-1个格点，再向上走4-1个格点，最后再向左走P-1个格点。对于第V个台阶的最后一笔，要向左少走一个格点。重复执行上述步骤，生成^^^线，直到布线区域的顶端(附图2)。