[发明专利]基于LDPC的通信方法和通信设备有效
申请号: | 201611158796.9 | 申请日: | 2016-12-15 |
公开(公告)号: | CN108234066B | 公开(公告)日: | 2020-12-15 |
发明(设计)人: | 马亮;郑晨;魏岳军 | 申请(专利权)人: | 华为技术有限公司 |
主分类号: | H04L1/00 | 分类号: | H04L1/00 |
代理公司: | 北京龙双利达知识产权代理有限公司 11329 | 代理人: | 王君;肖鹂 |
地址: | 518129 广东*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 基于 ldpc 通信 方法 设备 | ||
本申请实施例提供的基于LDPC的通信方法和通信设备。该通信方法包括:获取待发送信息序列;根据LDPC基矩阵对待发送信息序列进行信道编码,得到LDPC码字序列;发送所述LDPC码字序列。LDPC基矩阵包括至少一个无冲突层,无冲突层包括多个行和多个列,第一目标元素所在行的起始目标元素在统计方向上到第一目标元素之间的目标元素的数量,与第二目标元素所在行的起始目标元素在统计方向上到第二目标元素之间的目标元素的数量不同,第一目标元素与第二目标元素在无冲突层中的同一列不同行。目标元素为扩展后得到非零矩阵的元素。本申请实施例的通信方法和通信设备,可以提高通信设备的译码速度,从而提高通信效率。
技术领域
本申请设计通信领域,尤其涉及基于低密度奇偶校验码(Low Density ParityCheck Code,LDPC)的通信方法和通信设备。
背景技术
在通信过程中,由于信息序列是一种随机序列,接收端无法预知信息序列的取值,也无法识别其中有无错码,所以发送端需要在信息序列中增加一些差错控制码字,然后接收端根据这些差错控制码字进行判错和纠错的目的。
发射端在信息序列中加入的差错控制码字也可称为监督码字或校验元。在信息序列中加入差错控制码字的过程可以称为信道编码。对应地,接收端可以从加入了差错控制码字的信息序列中获取加入差错控制码字前的源信息序列。
监督码字和信息码字之间有确定的关系。监督码字和信息码字之间的关系不同,形成的监督码字的类型也不同。一般情况下,可以将监督码字可分为两大类:分组码和卷积码。
其中,分组码是把信息序列以每k个码字分组,编码器将每个码字分组按照一定的规律产生r个多余的码字,即监督码字,形成一个长为n=k+r的码字。
当分组码的信息码字与监督码字之间的关系为线性关系时,或者说可以用线性方程组联系时,这种分组码就称为线性分组码。
LDPC是一种能够使得接收端的译码复杂度较低,、结构灵活的线性分组码。
发送端在生成LDPC,以及接收端对LDPC进行译码时,需要使用相同的LDPC校验矩阵。LDPC校验矩阵通常可以用LDPC基矩阵来简化表示,因此,可以说发送端根据LDPC基矩阵生成LDPC码字序列,接收端根据相同的LDPC基矩阵对LDPC码字序列进行译码。
在通信过程中,发送端根据LDPC基矩阵对信息序列进行信道编码,得到LDPC码字序列。接收端获取到该LDPC码字序列经过信道传输所得的对应的LDPC码字序列,可以使用消息传递算法,如分层最小和(Mini Sum,MS)算法,根据LDPC基矩阵对接该对应的LDPC码字序列进行信道译码,已得到LDPC码字序列中包含的信息序列。
在接收端使用分层最小和算法进行信道译码时,为了提高译码的效率,可以同时根据LDPC基矩阵中一个层内的所有行进行译码,即多行并行译码。
但是,同时根据LDPC基矩阵中一个层内的所有行进行译码时,若任意两行中存在元素位于同一列,则可能出现两个并行的译码单元需要同时处理同一个比特位信息的情况,这将会导致地址读写冲突。
为了避免地址读写冲突,通常在接收端会设置与译码单元相连的特殊逻辑单元。特殊逻辑单元用于等待其他译码单元读取或更新完该比特位信息,再读取或更新更新该比特位信息,以避免冲突,
但这种增加额外的逻辑单元的方式,不仅会降低译码速度,还会增加接收端的逻辑单元开销。
发明内容
本申请实施例提供的基于LDPC的通信方法和通信设备,在不需要额外逻辑单元的情况下,可以提高通信设备的译码速度,从而提高通信效率。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华为技术有限公司,未经华为技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201611158796.9/2.html,转载请声明来源钻瓜专利网。