[发明专利]一种半导体器件及其制造方法、电子装置

说明书

本发明提供一种半导体器件及其制造方法、电子装置，所述方法包括：提供半导体衬底，在半导体衬底上形成有栅极结构，在栅极结构两侧的半导体衬底中形成有源/漏区；在半导体衬底上形成层间介电层，覆盖栅极结构；在层间介电层上形成具有接触孔开口图案的硬掩膜层，所述接触孔开口图案至少包括对应栅极结构的接触孔开口图案以及对应源/漏区的接触孔开口图案；在半导体衬底上形成牺牲材料层，仅露出硬掩膜层中对应源/漏区的接触孔开口图案；以牺牲材料层为掩膜，部分蚀刻露出的层间介电层；去除牺牲材料层后，完整蚀刻露出的层间介电层，以形成接触孔。根据本发明，形成的接触孔不会出现穿通栅极结构的现象，进而提升器件的性能和良率。

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种半导体器件及其制造方法、电子装置。

背景技术

在下一代集成电路的制造工艺中，对于互补金属氧化物半导体(CMOS)的栅极的制作，通常采用高k-金属栅极工艺。对于具有32nm以下工艺节点的CMOS而言，所述高k-金属栅极工艺通常为后栅极工艺，其实施过程为先高k介电层后金属栅极和后高k介电层后金属栅极两种。

先高k介电层后金属栅极的实施过程包括：在半导体衬底上形成伪栅极结构，所述伪栅极结构由自下而上层叠的界面层、高k介电层、覆盖层(capping layer)和牺牲栅极材料层构成；在伪栅极结构的两侧形成侧壁结构，再在半导体衬底上形成层间介电层，露出伪栅极结构的顶部，之后去除伪栅极结构中的牺牲栅极材料层，在侧壁结构之间留下的沟槽内依次沉积功函数金属层(workfunction metal layer)、阻挡层(barrier layer)和浸润层(wetting layer)；进行金属栅极材料(通常为铝)的填充。

后高k介电层后金属栅极的实施过程包括：在半导体衬底上形成伪栅极结构，所述伪栅极结构由自下而上层叠的牺牲介电层和牺牲栅极材料层构成；在伪栅极结构的两侧形成侧壁结构，再在半导体衬底上形成层间介电层，露出伪栅极结构的顶部，之后去除伪栅极结构中的牺牲介电层和牺牲栅极材料层，在侧壁结构之间留下的沟槽内依次沉积界面层、高k介电层、覆盖层、功函数金属层、阻挡层和浸润层；进行金属栅极材料(通常为铝)的填充。

上述工艺过程均需实施两次化学机械研磨过程，第一次是在形成层间介电层后实施，第二次是在填充金属栅极材料后实施。所述化学机械研磨会造成栅极高度的降低，后续形成接触孔时，接触孔会穿通整个栅极，造成器件良率的下降。

因此，需要提出一种方法，以解决上述问题。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：

提供半导体衬底，在所述半导体衬底上形成有栅极结构，在所述栅极结构两侧的半导体衬底中形成有源/漏区；

在所述半导体衬底上形成层间介电层，覆盖所述栅极结构；

在所述层间介电层上形成具有接触孔开口图案的硬掩膜层，所述接触孔开口图案至少包括对应所述栅极结构的接触孔开口图案以及对应所述源/漏区的接触孔开口图案；

在所述半导体衬底上形成牺牲材料层，仅露出所述硬掩膜层中对应所述源/漏区的接触孔开口图案；

以所述牺牲材料层为掩膜，部分蚀刻露出的所述层间介电层；

去除所述牺牲材料层后，完整蚀刻露出的所述层间介电层，以形成接触孔。

在一个示例中，所述硬掩膜层的材料为氮化钛或氮化钽，确保蚀刻剂对所述硬掩膜层的蚀刻速率高于对所述层间介电层的蚀刻速率。

在一个示例中，所述硬掩膜层的厚度为50埃-500埃。

在一个示例中，所述部分蚀刻为各向异性的干法蚀刻。

在一个示例中，采用灰化工艺或湿法剥离工艺去除所述牺牲材料层。