[发明专利]一种任意波形任意点的电压或电流测量装置及方法

权利要求书

1.一种任意波形任意点的电压或电流测量装置，包括有波形发生模块，电压与电流取样电路模块和采集测量存储模块；所述的波形发生模块包括有依次连接的现场可编程门阵列FPGA，高速差分D/A转换器和后端处理电路；所述的采集测量存储模块包括有现场可编程门阵列FPGA，分别与现场可编程门阵列FPGA连接的采集存储器和A/D转换器，以及与A/D转换器连接的前端处理电路；所述的后端处理电路和前端处理电路之间连接有所述的电压与电流取样电路模块，其特征在于：所述的电压与电流取样电路模块包括有双开关继电器K1，双开关继电器K2，电压取样电路和电流取样电路；所述的双开关继电器K1和双开关继电器K2均包括有一路D1_S1开关和一路D2_S2开关；所述的电压取样电路包括有运算放大器D5、运算放大器D6、电阻R7、电阻R8和电阻R9，所述的电流取样电路包括有前置差分放大器D1、跟随放大器D2、跟随放大器D4、后置差分放大器D3、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电容C1和电容C2；所述的双开关继电器K1的D1_S1开关的一端和D2_S2开关的一端均与待测负载Rf连接；所述的运算放大器D5的同相输入端、电阻R7的一端均与双开关继电器K1的D1_S1开关的另一端连接，电阻R7的另一端与所述的后端处理电路的输出端连接，运算放大器D5的反相输入端和输出端均与电阻R8的一端连接，运算放大器D6的反相输入端、电阻R9的一端均与电阻R8的另一端连接，运算放大器D6的同相输入端接地，运算放大器D6的输出端、电阻R9的另一端均与双开关继电器K2的D1_S1开关的一端连接，双开关继电器K2的D1_S1开关的另一端与所述的前端处理电路的输入端连接；所述的前置差分放大器D1的同相输入端与所述的后端处理电路的输出端连接，前置差分放大器D1的反相输入端、电阻R1的一端、电容C1的一端、跟随放大器D4的同相输入端均与双开关继电器K1的D2_S2开关的另一端连接，前置差分放大器D1的输出端、电阻R1的另一端、电容C1的另一端均与电阻R2的一端连接，电阻R2的另一端与跟随放大器D2的同相输入端连接，跟随放大器D2的反相输入端和输出端均与电阻R3的一端连接，后置差分放大器D3的同相输入端、电阻R4的一端均与电阻R3的另一端连接，电阻R4的另一端接地，跟随放大器D4的反相输入端和输出端均与电阻R5的一端连接，电阻R6的一端、电容C2的一端、电阻R5的另一端均与后置差分放大器D3的反相输入端连接，后置差分放大器D3的输出端、电阻R6的另一端、电容C2的另一端均与双开关继电器K2的D2_S2开关的一端连接，双开关继电器K2的D2_S2开关的另一端与所述的前端处理电路的输入端连接。

2.一种利用权利要求1所述测量装置的任意波形任意点的电压或电流测量方法，其特征在于：具体包括有以下步骤：

（1）、首先主CPU将自定义波形数据存入到FPGA内部的存储器中，用户打开输出开关后，FPGA内部的主计数器和波形循环计数器开始计数，开始按顺序输出自定义波形序列，经过高速差分D/A转换器后，再由后端处理电路进行平滑滤波、多级差分放大以及信号调理，最后电压波形由输出端口输出；

（2）、当波形由输出端口加到负载端时，电压与电流取样电路模块将对加到负载端的电压或电流进行取样，再由前端处理电路进行信号衰减和差分处理，然后由FPGA控制A/D转换器进行数据采集；当某个波形序列输出至测量开始时间，系统将根据用户定义的测量事件，将采集到的电压或电流数据存储到采集存储器中。

3.根据权利要求2所述的任意波形任意点的电压或电流测量方法，其特征在于：所述的用户定义的测量事件包括测量开始时间、采样点数、采样速率和测量方式。

4.根据权利要求2所述的任意波形任意点的电压或电流测量方法，其特征在于：所述的主计数器和波形循环计数器的计数具体包括有以下步骤：

（1）、当主计数器计数到第1个波形序列的某个矢量点时，FPGA内部的电压比较电路通过比较当前矢量点和下一矢量点的电压值，以确定是否为波形的上升或下降沿，并由主CPU计算上升或下降沿电压步进值，送入FPGA内部的寄存器中；

（2）、若电压值相等，那么在下一矢量点前一直输出该矢量点的电压；若当前矢量点电压小于或大于下一矢量点电压，则以当前矢量点的电压步进值进行累加或累减操作；

（3）、当输出至最后1个矢量点时，主计数器复位，波形循环计数器加1；当波形循环计数器计数到当前波形序列的循环次数，当前波形序列输出完毕，开始输出下一波形序列，直到所有的波形序列输出完毕。