[发明专利]一种制备多层片式压敏电阻的方法及由其制得的压敏电阻

说明书

本发明涉及一种制备多层片式压敏电阻的方法，其中，通过提高多层片式压敏电阻各面的表层阻抗，实现减薄多层片式压敏电阻的上盖及下盖的厚度以及减小内电极两侧的留边宽度的目的，从而实现对多层片式压敏电阻增加内电极层数以及扩大单层内电极的通流面积的目的，使得最终的多层片式压敏电阻制品的性能获得提高。

本申请要求申请号为CN201610863499.8，发明名称为“一种制备多层片式压敏电阻的方法及由其制得的压敏电阻”，申请人为立昌先进科技股份有限公司，申请日为2016年9月29日的发明专利申请的国内优先权。

技术领域

本发明涉及一种制备多层片式压敏电阻的方法，尤其涉及一种制备具有提高的通流面积的多层片式压敏电阻的方法及由其制得的压敏电阻。

背景技术

氧化锌压敏电阻(ZnO-based varistor)具有优异的非欧姆特性，应用于电力或电路系统中，作为过电压保护装置使用，以保护电子组件避免遭受瞬间突波的危害。

随着电子产品朝向微型化、薄型化、集成化和多功能化的发展，氧化锌压敏电阻已发展到多层片式压敏电阻(下文，简称为MLV)。如图1及图2所示，已知MLV 10的结构，包含陶瓷主体20，其内部设有呈交错的内电极30，且该陶瓷主体20的两端各设有一个外电极40，与该陶瓷主体20内部的交错内电极30构成电性连接。其中，所述陶瓷主体20构成三明治结构，由内电极30以外的下层陶瓷(下文，简称为下盖)21、内电极30以内的内层陶瓷(下文，简称为内电极叠层)22及内电极30以外的上层陶瓷(下文，简称为上盖)23共同叠合构成。

已知的所述MLV 10的制备方法是以多层技术(multilayer technology)方法制成，包括以下步骤：

1.调制以氧化锌(ZnO)颗粒为主要成分的陶瓷浆料(下文，简称为ZnO陶瓷浆料(slurry))；

2.使用刮刀成形(tape casting)方法，将调制的ZnO陶瓷浆料刮成厚度约10～100μm的生胚带(green tape)；

3.堆叠数张生胚带(green tape)，经压合，制得厚度达到预定厚度(T)的下盖21(或上盖23)，例如堆叠厚度达200μm的下盖21(或上盖23)；

4.对预制的下盖21，以网版印刷印上内电极30；如图1及图2所示，内电极30的印刷方式，是内电极30只有一端连接到下盖21的左端或右端，而内电极30的两侧，则与下盖21的侧面保持间隔一段距离(H)(下文，简称为内电极30的留边宽度(H))；其中，所述内电极30的印刷面积，就是单层内电极30允许因为瞬态电压产生的脉冲电流通过的面积(以下，简称为单层内电极30的通流面积)；内电极30的材料，可为铂(Pt)、钯(Pd)、金(Au)、银(Ag)或镍(Ni)、或以上任两种金属所组成的合金；

5.按照两个内电极30之间的间距(G)(下文，简称为内电极间距(G))，对前步骤的下盖21，堆叠一张以上(包括一张)的生胚带(green tape)，直到堆叠的厚度达成预定的内电极间距(G)，再以网版印刷印上内电极30，此刻的内电极30和位于其下层的内电极30是形成交错布置的相对位置(下文，简称为交错的内电极30)，各自的一端，分别连接到还处于堆叠过程中的MLV初胚的左端或右端；

6.按照内电极30的预定层数，重复堆叠生胚带(green tape)达到内电极间距(G)的高度以及交错印上内电极30的步骤，直到堆叠制成预定的内电极叠层22；

7.将预制的上盖23堆叠到内电极叠层22的上面，使上盖23、内电极叠层22及下盖21三者成为一体，经压合后，制得MLV生胚；

8.将MLV生胚放入烧结炉中烧结，烧结温度约800～1000℃。烧结后，制得MLV熟胚；