[发明专利]基于CNFET的三值或非门及三值1-3线地址译码器

说明书

本发明公开了一种基于CNFET的三值或非门及三值1‑3线地址译码器，基于CNFET的三值或非门包括第一CNFET管、第二CNFET管、第三CNFET管、第四CNFET管和第五CNFET，基于CNFET的三值1‑3线地址译码器包括第一CNFET管、第二CNFET管、第三CNFET管、第四CNFET管、第五CNFET管、第六CNFET管、第七CNFET管、第八CNFET管、第九CNFET管、第十CNFET管和第十一CNFET管；优点是功耗较低，延时较小。

技术领域

本发明涉及一种地址译码器，尤其是涉及一种基于CNFET的三值或非门及三值1-3线地址译码器。

背景技术

静态随机存储器(Static Random Access Memory,SRAM)读写速度快，常用作处理器和内存间的接口电路，作为处理器的高速缓存。随着超大规模集成电路(Very LargeScale Integration,VLSI)的发展，处理器时钟频率增加，对SRAM读写速度提出了更高的要求。地址译码器作为SRAM的重要的组成部分，其地址译码器延时占SRAM读写延时的很大一部分，因此SRAM的读写速度和功耗与地址译码器的性能有很大的关系。高性能地址译码器的设计对提高SRAM的读写速度降低功耗起了很大的作用。

传统地址译码器采用CMOS技术设计，随着特征尺寸缩小到纳米量级，互连线寄生效应带来的门延时、互连线串扰等问题越来越严重，地址译码器的工作速度遇到很大的挑战。而准一维结构的碳纳米管(Carbon Nanotube,CNT)因具有弹道传输特性、化学性质稳定和栅压调制便捷等特点，具有代替CMOS工艺的可能。将CNTs作为导电沟道可制得碳纳米场效应晶体管(Carbon Nanotube Field Effect Transistor,CNFET)。文献DENG J,WONG H SP.A Compact SPICE Model for Carbon-Nanotube Field-Effect TransistorsIncluding Nonidealities and Its Application-Part I:Model of the IntrinsicChannel Region[J].IEEE Transactions on Electron Devices,2007,54(12):3186-3194.研究表明，碳纳米场效应晶体管的极间电容仅为MOSFET极间电容的4％，故利用CNFET设计的地址译码器具有更小的延时，可提高地址译码器的工作速度。二值逻辑系统中，n输入地址译码器，在SRAM中可控制2ⁿ个SRAM单元的读写操作。而在多值逻辑系统中，n输入地址译码器可控制更多的SRAM单元。如最小基的三值逻辑，其逻辑取值为“0”、“1”和“2”；三值n输入地址译码器在SRAM中，可控制3ⁿ个SRAM的读写操作，从而提高了地址译码器的译码效率。在控制相同个数的SRAM单元时，采用三值地址译码器可减少封装的管脚数目。

鉴此，设计一种功耗较低，延时较小的基于CNFET的三值或非门及三值1-3线地址译码器具有重要意义。

发明内容

本发明所要解决的技术问题之一是提供一种功耗较低，延时较小的基于CNFET的三值或非门。