[发明专利]非易失性存储器设备以及对其进行编程的方法

说明书

提供了一种非易失性存储器设备。存储单元阵列包括多个存储单元。地址译码器在第一编程循环中将第一验证电压提供至多个存储单元当中的所选择的存储单元，并且在第二编程循环中将第二验证电压提供至所选择的存储单元。控制逻辑基于第一编程循环的验证操作的结果，将第二编程循环确定为验证电压偏移点，在验证电压偏移点中将第一验证电压改变为第二验证电压。

对相关申请的交叉引用

本申请要求于2015年12月18日提交的韩国专利申请第10-2015-0181882号的优先权，该韩国专利申请的公开内容通过引用整体合并于此。

技术领域

本发明构思涉及一种非易失性存储器设备以及对其进行编程方法。

背景技术

半导体存储器设备被分类为易失性存储器设备和非易失性存储器设备。

易失性存储器设备具有高的读取/写入速度，但当其电力中断时丢失其存储的数据。非易失性存储器设备即使当其电力中断时也保持其存储的数据。因此，非易失性存储器设备被用于存储不论是否供电都应被保留的数据。非易失性存储器设备的示例包括掩膜只读存储器(MROM)器件、可编程ROM(PROM)器件、可擦除可编程ROM(EPROM)器件、以及电可擦除可编程ROM(EEPROM)器件。

闪速存储器设备可以是：单比特单元(single-bit cell)或单级单元(single-level cell，SLC)，其每个存储单元存储1比特数据；或者多比特单元(multi-bit cell)或多级单元(multi-level cell，MLC)，其每个存储单元存储多比特(两个或更多个比特)数据。随着对于存储器设备的高集成度的需求的增加，关于在一个存储单元中存储多级数据的多级闪速存储器的研究正在积极进行中。

发明内容

根据本发明构思的示例性实施例，如下地提供了一种非易失性存储器设备。存储单元阵列包括多个存储单元。地址译码器在第一编程循环中将第一验证电压提供至多个存储单元当中的所选择的存储单元，并且在第二编程循环中将第二验证电压提供至所选择的存储单元。控制逻辑基于第一编程循环的验证操作的结果，将第二编程循环确定为验证电压偏移点，在验证电压偏移点中将第一验证电压改变为第二验证电压。

根据本发明构思的示例性实施例，如下地提供了一种非易失性存储器设备。存储单元阵列包括多个存储单元。多个存储单元中的每个具有多个编程状态中的编程状态。地址译码器在第一编程循环中将第一验证电压提供至多个存储单元当中的所选择的存储单元，并且在第二编程循环中将第二验证电压提供至所选择的存储单元。控制逻辑基于在第一编程循环中特定编程状态的编程是否完成，将第二编程循环确定为验证电压偏移点，在验证电压偏移点中将第一验证电压改变为第二验证电压。

根据本发明构思的示例性实施例，如下地提供了一种非易失性存储器设备。存储单元阵列包括多个存储单元。多个存储单元中的每个具有包括擦除状态的M个编程状态，并且M是大于2的整数。使用包括第一编程循环和第二编程循环的多个编程循环，将多个存储单元中的每个编程为M个编程状态中的一个。通过/失败计数器在第一编程循环中对具有M-1个验证电压当中的第一验证电压的验证结果的存储单元进行计数。验证电平偏移点控制器基于第一编程循环的验证结果的计数结果确定第二编程循环。在第二编程循环的验证操作中施加从第二验证电压减小的改变后的第二验证电压。

附图说明

通过参照附图详细描述本发明构思的示例性实施例，本发明构思的这些和其他特征将变得更加明显，在附图中：

图1是图示根据本发明构思的示例性实施例的非易失性存储器设备的框图；

图2图示根据编程操作形成存储单元的阈值电压的示例；

图3是图示根据本发明构思的示例性实施例的对非易失性存储器设备编程的方法的图；

图4是图示适应性地确定图3的验证电压的偏移时间的方法的图；