[发明专利]一种延迟单元及包含该延迟单元的环形压控振荡器有效
| 申请号： | 201611176602.8 | 申请日： | 2016-12-19 |
| 公开（公告）号： | CN106603039B | 公开（公告）日： | 2021-01-01 |
| 发明（设计）人： | 姜黎;李天望;周述;康希;邓春惠 | 申请（专利权）人： | 湖南国科微电子股份有限公司 |
| 主分类号： | H03K3/013 | 分类号： | H03K3/013;H03K3/03 |
| 代理公司： | 长沙正奇专利事务所有限责任公司 43113 | 代理人： | 卢宏;李美丽 |
| 地址： | 410131 湖南省*** | 国省代码： | 湖南;43 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 延迟 单元 包含 环形 压控振荡器 | ||
1.一种延迟单元，其特征在于，包括至少两个调整单元，各调整单元均包括相应的调整管(MT1，MT2，MTm)、第一MOS开关(S1，S2，Sm)和第二MOS开关(S1'，S2'，Sm')，所述调整管(MT1，MT2，MTm)为P型晶体管；对于每一调整单元，电源正极依次通过第二MOS开关(S1'，S2'，Sm')、第一MOS开关(S1，S2，Sm)与调整管(MT1，MT2，MTm)的栅极相连，调节电压输入端接入第一MOS开关(S1，S2，Sm)与第二MOS开关(S1'，S2'，Sm')之间；
还包括第一开关电容(Cv1)、第二开关电容(Cv2)、由第一N型晶体管(MN1)、第二N型晶体管(MN2)、第一P型晶体管(MP1)和第二P型晶体管(MP2)连成的推挽输入对管，由第三N型晶体管(MN3)、第四N型晶体管(MN4)、第三P型晶体管(MP3)和第四P型晶体管(MP4)连成的锁存器；
第一P型晶体管(MP1)的源极和第三P型晶体管(MP3)的源极相连，第一P型晶体管(MP1)的漏极和第三P型晶体管(MP3)的漏极相连；第四P型晶体管(MP4)的源极和第二P型晶体管(MP2)的源极相连，第四P型晶体管(MP4)的漏极和第二P型晶体管(MP2)的漏极相连；第一N型晶体管(MN1)的源极和第三N型晶体管(MN3)的源极相连，第一N型晶体管(MN1)的漏极和第三N型晶体管(MN3)的漏极相连；第四N型晶体管(MN4)的源极和第二N型晶体管(MN2)的源极相连，第四N型晶体管(MN4)的漏极和第二N型晶体管(MN2)的漏极相连；
第一开关电容(Cv1)的正极、各调整管(MT1，MT2，MTm)的源极均接入第一P型晶体管(MP1)的漏极和第一N型晶体管(MN1)的漏极之间；第二开关电容(Cv2)的正极、各调整管(MT1，MT2，MTm)的漏极均接入第二P型晶体管(MP2)的漏极和第二N型晶体管(MN2)的漏极之间；第一开关电容(Cv1)的负极、第二开关电容(Cv2)的负极均接地；
延迟单元的第一输入端接入第一P型晶体管(MP1)的栅极和第一N型晶体管(MN1)的栅极之间；延迟单元的第二输入端接入第二P型晶体管(MP2)的栅极和第二N型晶体管(MN2)的栅极之间；延迟单元的第一输出端与第二开关电容(Cv2)的正极相接；延迟单元的第二输出端与第一开关电容(Cv1)的正极相接。
2.如权利要求1所述的延迟单元，其特征在于，所述第一MOS开关(S1，S2，Sm)为传输门，传输门的一端与相应调整管(MT1，MT2，MTm)的栅极相连，传输门的另一端与调节电压输入端相连。
3.如权利要求1或2所述的延迟单元，其特征在于，所述第二MOS开关(S1'，S2'，Sm')为NMOS开关，NMOS开关的漏极与电源正极相连，NMOS开关的栅极与调节电压输入端相连，NMOS开关的源极与第一MOS开关(S1，S2，Sm)的一端相连。
4.一种环形压控振荡器，其特征在于，包括至少两个如权利要求1至3任一项所述的延迟单元，各延迟单元之间连成首尾相接的环形结构。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于湖南国科微电子股份有限公司，未经湖南国科微电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201611176602.8/1.html，转载请声明来源钻瓜专利网。
