[发明专利]一种半导体器件及其制造方法和电子装置

说明书

本发明提供一种半导体器件及其制造方法和电子装置，涉及半导体技术领域。包括：提供半导体衬底，在所述半导体衬底上形成有栅极，在所述栅极上形成有硬掩膜层；形成间隙壁，以覆盖所述硬掩膜层的顶面以及所述硬掩膜层和所述栅极的侧壁；在所述间隙壁的表面上形成金属硅化物层。本发明的制造方法具有以下优点：1)由于提供了新的间隙壁轮廓，该轮廓有利于金属硅化物层的形成，因此形成的金属硅化物层具有更好的质量；2)由于无需使用硅化物阻挡层(包括硅化物阻挡层沉积和刻蚀的过程)，故降低了生产成本和生产周期时间；3)由于形成的金属硅化物层和栅极之间具有更厚的介电层，可以降低金属硅化物层和栅极之间的串扰，提高器件性能。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法和电子装置。

背景技术

与相同工艺节点的普通逻辑器件制造技术相比，成熟技术增强(MaturedTechnology Enhancement，简称MTE)工艺可以实现两倍的栅极密度，并且其采用一特殊金属层M0作为连接结构以减小器件尺寸。该金属层M0在间隙壁刻蚀之后沉积形成，并且是利用自对准硅化物形成工艺，将沉积在硬掩膜层顶面上和间隙壁的表面上的多晶硅层反应成金属硅化物层作为金属层M0，该过程在进行自对准硅化物形成工艺时，还需形成图案化的硅化物阻挡层(SAB)将不需要形成金属硅化物的区域进行覆盖，因此过程复杂步骤繁琐，成本高周期长，而且使用这种方法由于间隙壁轮廓的影响导致位于间隙壁的侧壁上部分区域的金属硅化物的形成质量差，进而影响器件的性能。

因此，有必要提出一种新的半导体器件的制造方法，以解决上述技术问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明实施例一中提供一种半导体器件的制造方法，所述方法包括：

提供半导体衬底，在所述半导体衬底上形成有栅极，在所述栅极上形成有硬掩膜层；

形成间隙壁，以覆盖所述硬掩膜层的顶面以及所述硬掩膜层和所述栅极的侧壁；

在所述间隙壁的表面上形成金属硅化物层。

进一步，形成所述间隙壁的步骤包括以下过程：

沉积间隙壁材料层，以覆盖所述硬掩膜层、所述栅极以及所述半导体衬底；

形成图案化的光刻胶层，以覆盖所述硬掩膜层上方以及两侧的部分所述间隙壁材料层；

以所述图案化的光刻胶层为掩膜，刻蚀去除部分所述间隙壁材料层，以形成所述间隙壁。

进一步，形成所述金属硅化物层的步骤包括以下过程：

在所述间隙壁的表面上形成多晶硅层；

沉积金属层，以覆盖所述多晶硅层；

进行热退火，使所述金属层与所述多晶硅层接触的部分反应形成所述金属硅化物层。

进一步，形成所述栅极的步骤包括以下过程：

在所述半导体衬底上依次沉积栅极层和硬掩膜层；

在所述硬掩膜层上形成图案化的光刻胶层；

以所述图案化的光刻胶层为掩膜刻蚀所述硬掩膜层；

以所述硬掩膜层为掩膜刻蚀所述栅极层，以形成所述栅极。

进一步，所述硬掩膜层包括自下而上层叠的氧化物层和氮化物层。

进一步，所述栅极的材料包括多晶硅。