[发明专利]用于套筒天线的GaAs/Ge/GaAs异质结构SPiN二极管串的制备方法

说明书

技术领域

本发明涉及集成电路技术领域，特别涉及一种用于套筒天线的GaAs/Ge/GaAs异质结构SPiN二极管串的制备方法。

背景技术

目前，国内外应用于等离子可重构天线的SPiN二极管采用的材料均为体硅材料，此材料存在本征区载流子迁移率较低问题，影响SPiN二极管本征区载流子浓度，进而影响其固态等离子体浓度；并且该结构的P区与N区大多采用注入工艺形成，此方法要求注入剂量和能量较大，对设备要求高，且与现有工艺不兼容；而采用扩散工艺，虽结深较深，但同时P区与N区的面积较大，集成度低，掺杂浓度不均匀，影响SPiN二极管的电学性能，导致固态等离子体浓度和分布的可控性差。

因此，选择何种材料及工艺来制作一种SPiN二极管以应用于固态等离子天线就变得尤为重要。

发明内容

因此，为解决现有技术存在的技术缺陷和不足，本发明提出一种用于套筒天线的GaAs/Ge/GaAs异质结构SPiN二极管串的制备方法。

具体地，本发明实施例提出的一种用于套筒天线的GaAs/Ge/GaAs异质结构SPiN二极管串的制备方法，所述等离子SPiN二极管串用于制作套筒天线，所述套筒天线包括：半导体基片(1)、SPiN二极管天线臂(2)、第一SPiN二极管套筒(3)、第二SPiN二极管套筒(4)、同轴馈线(5)、直流偏置线(9、10、11、12、13、14、15、16、17、18、19)；所述制备方法包括步骤：

(a)选取GeOI衬底；

(b)在所述GeOI衬底表面淀积第一保护层；

(c)采用第一掩膜版，利用干法刻蚀工艺刻蚀所述第一保护层及所述GeOI衬底以在所述GeOI衬底内形成隔离沟槽；

(d)利用CVD工艺在所述隔离沟槽内填充隔离材料；

(e)利用CMP工艺去除所述第一保护层及所述隔离沟槽外的所述隔离材料形成所述GaAs/Ge/GaAs异质结构的SPiN二极管的隔离区。

(f)刻蚀所述GeOI衬底的顶层Ge层以在所述顶层Ge层内形成第一沟槽和第二沟槽；

(g)在所述第一沟槽和所述第二沟槽内淀积GaAs材料；

(h)利用离子注入工艺对所述第一沟槽内的GaAs材料进行P型离子注入形成P型有源区，对所述第二沟槽内的GaAs材料进行N型离子注入形成N型有源区；

(i)在所述P型有源区和所述N型有源区表面形成引线孔并溅射金属形成所述GaAs/Ge/GaAs异质结构SPiN二极管串。

在本发明的一个实施例中，步骤(b)包括：

(b1)在所述GeOI衬底表面生成SiO₂材料形成第一SiO₂层；

(b2)在所述第一SiO₂层表面生成SiN材料形成第一SiN层以最终形成所述第一保护层。

在本发明的一个实施例中，步骤(f)包括：

(f1)在所述GeOI衬底表面形成第二保护层；

(f2)采用第二掩膜版，利用各向异性刻蚀工艺刻蚀所述第二保护层及所述顶层Ge层以在所述顶层Ge层形成所述第一沟槽和所述第二沟槽。

在本发明的一个实施例中，步骤(f1)包括：

(f11)在所述GeOI衬底表面生成SiO₂材料形成第二SiO₂层；

(f12)在所述第二SiO₂层表面生成SiN材料形成第二SiN层以最终形成所述第二保护层。

在本发明的一个实施例中，在步骤(g)之前，还包括：

(x1)在800℃～900℃下，氧化所述第一沟槽和所述第二沟槽以在所述第一沟槽和所述第二沟槽的内壁形成氧化层；

(x2)利用湿法刻蚀工艺，刻蚀所述第一沟槽和所述第二沟槽内壁的氧化层以完成所述第一型沟槽和所述第二沟槽内壁的平整化。

在本发明的一个实施例中，步骤(g)包括：

(g1)利用MOCVD工艺，在所述第一沟槽和所述第二沟槽内淀积GaAs材料；

(g2)利用CMP工艺，去除所述第一沟槽和所述第二沟槽外一定厚度的GaAs材料以完成所述第一沟槽和所述第二沟槽的平整化。

在本发明的一个实施例中，步骤(h)包括：

(h1)采用第三掩膜版，利用离子注入工艺对所述第一沟槽内的GaAs材料进行B离子注入形成所述P型有源区；

(h2)采用第四掩膜版，利用离子注入工艺在所述第二沟槽内的GaAs材料进行P离子注入形成所述N型有源区；