[发明专利]频率可重构偶极子天线的Ge基等离子pin二极管的制备工艺

权利要求书

1.一种频率可重构天线的Ge基等离子pin二极管的制备工艺，其特征在于，所述Ge基等离子pin二极管用于制造所述频率可重构天线，所述Ge基等离子pin二极管的制备方法包括步骤：

选取GeOI衬底，在所述GeOI衬底内形成隔离区；

刻蚀所述GeOI衬底形成P型沟槽和N型沟槽；

在所述P型沟槽和所述N型沟槽内采用离子注入形成P型有源区和N型有源区；

在所述GeOI衬底上形成引线，完成所述Ge基等离子pin二极管的制备；

所述频率可重构天线包括：Ge基GeOI半导体基片(1)；固定在所述Ge基GeOI半导体基片(1)上的第一天线臂(2)、第二天线臂(3)、同轴馈线(4)、第一直流偏置线(5)、第二直流偏置线(6)、第三直流偏置线(7)、第四直流偏置线(8)、第五直流偏置线(9)、第六直流偏置线(10)、第七直流偏置线(11)、第八直流偏置线(12)；所述第一天线臂(2)和所述第二天线臂(3)分别设置于所述同轴馈线(4)的两侧且包括多个Ge基等离子pin二极管串；所述第一直流偏置线(5)，所述第二直流偏置线(6)，所述第三直流偏置线(7)，所述第四直流偏置线(8)，所述第五直流偏置线(9)，所述第六直流偏置线(10)，所述第七直流偏置线(11)及所述第八直流偏置线(12)采用化学气相淀积的方法固定于所述Ge基GeOI半导体基片(1)上，其材料为铜、铝或经过掺杂的多晶硅中的任意一种。

2.如权利要求1所述的制备工艺，其特征在于，在所述GeOI衬底内形成隔离区，包括：

在所述GeOI衬底表面形成第一保护层；

利用光刻工艺在所述第一保护层上形成第一隔离区图形；

利用干法刻蚀工艺在所述第一隔离区图形的指定位置处刻蚀所述第一保护层及所述GeOI衬底以形成隔离槽；

填充所述隔离槽以形成所述隔离区。

3.如权利要求1所述的制备工艺，其特征在于，刻蚀所述GeOI衬底形成P型沟槽和N型沟槽，包括：

在所述GeOI衬底表面形成第二保护层；

利用光刻工艺在所述第二保护层上形成第二隔离区图形；

利用干法刻蚀工艺在所述第二隔离区图形的指定位置处刻蚀所述第二保护层及所述GeOI衬底以形成所述P型沟槽和所述N型沟槽。

4.如权利要求1所述的制备工艺，其特征在于，在所述P型沟槽和所述N型沟槽内采用离子注入形成P型有源区和N型有源区，包括：

对所述P型沟槽和所述N型沟槽进行离子注入以形成第一P型有源区和第一N型有源区，所述第一N型有源区为沿离子扩散方向距所述N型沟槽侧壁和底部深度小于1微米的区域；所述第一P型有源区为沿离子扩散方向距所述P型沟槽侧壁和底部深度小于1微米的区域；

利用多晶硅填充所述P型沟槽和所述N型沟槽；

平整化处理所述GeOI衬底后，在所述GeOI衬底上形成多晶硅层；

光刻所述多晶硅层，并采用带胶离子注入的方法对所述P型沟槽和所述N型沟槽所在位置分别注入P型杂质和N型杂质以形成第二P型有源区和第二N型有源区且同时形成P型接触区和N型接触区；

去除光刻胶；

利用湿法刻蚀去除所述P型接触区和所述N型接触区以外的所述多晶硅层。

5.如权利要求1所述的制备工艺，其特征在于，在所述GeOI衬底上形成引线，包括：

在所述GeOI衬底上生成二氧化硅；

利用退火工艺激活所述P型有源区和所述N型有源区中的杂质；

在P型接触区和N型接触区光刻引线孔以形成引线；

钝化处理并光刻PAD以形成所述Ge基等离子pin二极管。

6.如权利要求1所述的制备工艺，其特征在于，所述第一天线臂(2)包括依次串接的第一Ge基等离子pin二极管串(w1)、第二Ge基等离子pin二极管串(w2)及第三Ge基等离子pin二极管串(w3)。

7.如权利要求1所述的制备工艺，其特征在于，所述第二天线臂(3)包括依次串接的第四Ge基等离子pin二极管串(w4)、第五Ge基等离子pin二极管串(w5)及第六Ge基等离子pin二极管串(w6)。

8.如权利要求1所述的制备工艺，其特征在于，所述同轴馈线(4)的内芯线焊接于所述第一天线臂(2)的金属片，所述第一天线臂(2)的金属片与直流偏置线(5)相连；所述同轴馈线(4)的屏蔽层焊接于所述第二天线臂(3)的金属片，所述第二天线臂(3)的金属片与第二直流偏置线(6)相连；所述第一直流偏置线(5)、第二直流偏置线(6)均与直流偏置电压的负极相连，以形成公共负极。