[发明专利]一种电流采样电路

权利要求书

1.一种电流采样电路，包括采样与时序控制模块、无补偿的误差放大器EA模块和输出级，其特征在于，

所述采样与时序控制模块包括功率管(M_power)、采样镜像管(M_mirror)、保护管(Ms)、第一二极管(D1)、第二二极管(D2)、第一电阻(R1)、第二电阻(R2)、第一电容(C1)、第二电容(C2)、第一NMOS管(MN1)和反相器(INV)，

功率管(M_power)的漏极作为采样与时序控制模块的输入端，其栅极接栅极驱动信号(PWM)，其源极接地，所述采样与时序控制模块的输入端输入电感电流(I_L)；

采样镜像管(M_mirror)的漏极接所述无补偿的误差放大器EA模块的同相输入端，其栅极接电源电压(Vdd)，其源极接地；

保护管(Ms)的漏极与功率管(M_power)的漏极相连，其源极接所述无补偿的误差放大器EA模块的反相输入端，其栅极通过第二电容(C2)后接地；

第一二极管(D1)的阴极连接第一电阻(R1)的一端、反相器(INV)的输入端和功率管(M_power)的栅极，其阳极连接第一电阻(R1)的另一端和保护管(Ms)的栅极；

第二二极管(D2)的阳极接反相器(INV)的输出端和第二电阻(R2)的一端，其阴极接第二电阻(R2)的另一端并通过第一电容(C1)后接地；

第一NMOS管(MN1)的栅极接第二二极管(D2)的阴极，其漏极接保护管(Ms)的源极，其源极接地；

所述输出级的输入端接所述无补偿的误差放大器EA模块的输出端，其输出端输出采样电流(Isense)。

2.根据权利要求1所述的一种电流采样电路，其特征在于，所述无补偿的误差放大器EA模块包括第一PMOS管(MP1)、第二PMOS管(MP2)、第三PMOS管(MP3)、第四PMOS管(MP4)、第二NMOS管(MN2)、第三NMOS管(MN3)、第四NMOS管(MN4)和第五NMOS管(MN5)，

第三NMOS管(MN3)的源极为所述无补偿的误差放大器EA模块的反相输入端，第五NMOS管(MN5)的源极为所述无补偿的误差放大器EA模块的同相输入端；

第一PMOS管(MP1)和第三PMOS管(MP3)的栅极互连并连接第一偏置电压(V_b1)，其源极都接电源电压(Vdd)，第一PMOS管(MP1)的漏极连接第二PMOS管(MP2)的源极，第三PMOS管(MP3)的漏极连接第四PMOS管(MP4)的源极；

第二PMOS管(MP2)和第四PMOS管(MP4)的栅极互连并连接第二偏置电压(V_b2)，第二PMOS管(MP2)的漏极接第二NMOS管(MN2)的漏极以及第三NMOS管(MN3)和第五NMOS管(MN5)的栅极，第四PMOS管(MP4)的漏极接第四NMOS管(MN4)的漏极并作为所述无补偿的误差放大器EA模块的输出端；

第二NMOS管(MN2)和第四NMOS管(MN4)的栅极互连并连接第三偏置电压(V_b3)，第二NMOS管(MN2)的源极接第三NMOS管(MN3)的漏极，第四NMOS管(MN4)的源极接第五NMOS管(MN5)的漏极。

3.根据权利要求1所述的一种电流采样电路，其特征在于，所述输出级包括第三电阻(R3)、第四电阻(R4)、第五电阻(R5)、第五PMOS管(MP5)、第六PMOS管(MP6)、第七PMOS管(MP7)和第八PMOS管(MP8)，

第五PMOS管(MP5)和第七PMOS管(MP7)的栅极互连并作为所述输出级的输入端，第五PMOS管(MP5)的源极通过第三电阻(R3)后接电源电压(Vdd)，第七PMOS管(MP7)的源极通过第四电阻(R4)后接电源电压(Vdd)，第五PMOS管(MP5)的漏极接第六PMOS管(MP6)的源极，第七PMOS管(MP7)的漏极接第八PMOS管(MP8)的源极；

第六PMOS管(MP6)和第八PMOS管(MP8)的栅极互连，第六PMOS管(MP6)的栅漏互连并连接所述无补偿的误差放大器EA模块的同相输入端，第八PMOS管(MP8)的漏极连接偏置电流源(I_b)和第五电阻(R5)的一端，第八PMOS管(MP8)的漏极作为输出级的输出端，第五电阻(R5)的另一端接地。