[发明专利]制作偶极子天线的异质Ge基等离子pin二极管的制备方法

权利要求书

1.一种制作偶极子天线的异质Ge基等离子pin二极管的制备方法，其特征在于，所述偶极子天线包括半导体基片GeOI，Ge基等离子pin二极管天线臂，同轴馈线和直流偏置线，所述的Ge基等离子pin二极管天线臂由多个Ge基等离子pin二极管依次首尾相连构成等离子pin二极管串，所述Ge基等离子pin二极管的制备方法包括：

(a)选取(100)晶向的GeOI衬底，并在所述GeOI衬底内设置隔离区，其中，顶层Ge的厚度为50μm，所述隔离区的深度大于等于所述GeOI衬底的顶层Ge的厚度；

(b)刻蚀所述GeOI衬底形成P型沟槽和N型沟槽，所述P型沟槽和所述N型沟槽的深度小于所述GeOI衬底的顶层Ge的厚度，所述P型沟槽和所述N型沟槽的底部距GeOI衬底的顶层Ge底部的距离为0.5μm～30μm；

(c)在850℃下处理10分钟，氧化所述P型沟槽和所述N型沟槽以使所述P型沟槽和所述N型沟槽的内壁形成氧化层；

(d)利用湿法刻蚀工艺刻蚀所述P型沟槽和所述N型沟槽内壁的氧化层以完成所述P型沟槽和所述N型沟槽内壁的平整化；

(e)采用CVD工艺在所述P型沟槽和所述N型沟槽中淀积多晶SiGe，并填满所述P型沟槽和所述N型沟槽，并采用离子注入在所述GeOI衬底的顶层Ge内形成P型有源区和N型有源区且同时形成P型接触区和N型接触区，所述P型有源区和所述N型有源区的掺杂浓度均为0.5×10²⁰cm^-3；

(f)在所述GeOI衬底上生成二氧化硅；利用退火工艺激活有源区中的杂质；

(g)在所述P型接触区和所述N型接触区光刻引线孔以形成引线；钝化处理并光刻PAD以形成所述Ge基等离子pin二极管；

所述等离子pin二极管天线臂包括第一天线臂和第二天线臂，所述第一天线臂的二极管串和所述第二天线臂的二极管串数相同且以所述同轴馈线为对称轴进行对称分布；

所述偶极子天线包括：

固定在所述半导体基片GeOI(1)上的第一天线臂(2)、第二天线臂(3)和同轴馈线(4)；

所述第一天线臂(2)和所述第二天线臂(3)分别设置于所述同轴馈线(4)的两侧且包括多个等离子pin二极管串，在天线处于工作状态时，所述第一天线臂(2)和所述第二天线臂(3)根据所述多个等离子pin二极管串的导通与关断实现天线臂长度的调节。

2.如权利要求1所述的制备方法，其特征在于，等离子pin二极管串中的等离子pin二极管包括P+区(27)、N+区(26)和本征区(22)，且还包括第一金属接触区(23)和第二金属接触区(24)；其中，

所述第一金属接触区(23)分别电连接所述P+区(27)与直流偏置电压的正极，所述第二金属接触区(24)分别电连接所述N+区(26)与所述直流偏置电压的负极，以使对应等离子pin二极管串被施加直流偏置电压后，所有等离子pin二极管处于正向导通状态。

3.如权利要求1所述的制备方法，其特征在于，在所述GeOI衬底内设置隔离区，包括：

(a1)在所述GeOI衬底表面形成第一保护层；

(a2)利用光刻工艺在所述第一保护层上形成第一隔离区图形；

(a3)利用干法刻蚀工艺在所述第一隔离区图形的指定位置处刻蚀所述第一保护层及所述GeOI衬底以形成隔离槽，且所述隔离槽的深度大于等于所述GeOI衬底的顶层Ge的厚度；

(a4)填充所述隔离槽以形成所述Ge基等离子pin二极管的所述隔离区。

4.如权利要求3所述的制备方法，其特征在于，所述第一保护层包括第一二氧化硅层和第一氮化硅层；相应地，步骤(a1)包括：

(a11)在所述GeOI衬底表面生成二氧化硅以形成第一二氧化硅层；

(a12)在所述第一二氧化硅层表面生成氮化硅以形成第一氮化硅层。

5.如权利要求4所述的制备方法，其特征在于，步骤(b)包括：

(b1)在所述GeOI衬底表面形成第二保护层；

(b2)利用光刻工艺在所述第二保护层上形成第二隔离区图形；

(b3)利用干法刻蚀工艺在所述第二隔离区图形的指定位置处刻蚀所述第二保护层及所述GeOI衬底以形成所述P型沟槽和所述N型沟槽。