[发明专利]一种基于FPGA的极限测试模板生成方法

权利要求书

1.一种基于FPGA的极限测试模板生成方法，其特征在于，包括以下步骤：

步骤（1），在需要创建极限模板时，首先将波形频度值存储器中的波形频度值清零，然后开始定时一段时间；

步骤（2），在定时时间内对每一帧采集的波形数据进行波形频度值累加处理，并将累加处理的波形频度值存储在波形频度值存储器中；

步骤（3），在定时时间到达后，基准波形提取模块根据多帧波形频度值累加处理的波形频度值信息，提取出基准波形；

基准波形的提取按从左到右的列顺序，从波形频度值存储器中读出每一列上各像素点的波形频度值，找出每列中最大频度值对应像素点的行值并存储下来；那么，按从左到右的列顺序找出并存储下来的每列最大频度值对应像素点的行值就是提取的基准波形数据；

步骤（4），将提取出的基准波形传送至主控CPU，根据用户设置的水平和垂直余量生成极限测试模板数据；

根据提取的基准波形以及用户设置的水平和垂直余量生成极限测试模板时，屏幕波形显示区中基准波形的水平和垂直余量范围以内的区域为波形可以通过的正常区域，基准波形水平和垂直余量范围以外的区域为波形不能通过的违例区域；模板数据的个数等于屏幕波形显示区的像素点数，其中每个数据对应屏幕上一个像素点，正常区域中每个像素点对应的模板数据设置为0，违例区域中每个像素点对应的模板数据设置为1。

2.根据权利要求1所述基于FPGA的极限测试模板生成方法，其特征在于：所述波形频度值为在定时时间内累加统计的信号波形出现在屏幕上某像素点的次数；波形频度值存储器的一个单元对应屏幕上一个像素点，用于存储定时时间内信号波形出现在该像素点的波形频度值。

3.根据权利要求1所述基于FPGA的极限测试模板生成方法，其特征在于：所述步骤（2）中波形频度值累加处理时，累加处理波形频度值的定时时间要有足够的长度，需满足采集到不少于一百帧的波形数据做波形频度值累加处理的需求。