[发明专利]具有背栅负电容的半导体器件及其制造方法

说明书

公开了一种具有背栅负电容的半导体器件及其制造方法及包括这种半导体器件的电子设备。根据实施例，半导体器件可以包括：衬底；在衬底上设置的有源层；设于有源层上的控制栅；设于有源层下的背栅，其中，背栅包括负电容器。

技术领域

本公开涉及半导体领域，具体地，涉及具有背栅负电容的半导体器件及其制造方法以及包括这种半导体器件的电子设备。

背景技术

亚阈值摆幅(Sub-threshold Swing，SS)是金属氧化物半导体场效应晶体管(MOSFET)的一项重要的大于零的性能参数，希望越小越好。目前，常温下SS的极限值约为60mV/dec，且难以随着器件尺寸的缩小而降低。期望能够实现更小的SS，以改善器件性能。

发明内容

有鉴于此，本公开的目的至少部分地在于提供一种具有背栅负电容的半导体器件及其制造方法以及包括这种半导体器件的电子设备。

根据本公开的一个方面，提供了一种半导体器件，包括：衬底；在衬底上设置的有源层；设于有源层上的控制栅；设于有源层下的背栅，其中，背栅包括负电容器。

根据本公开的另一方面，提供了一种制造半导体器件的方法，包括：在衬底上形成负电容器；在负电容器上形成背栅介质层；在背栅介质层上形成有源层；以及在有源层上形成控制栅。

根据本公开的另一方面，提供了一种电子设备，包括上述半导体器件。

根据本公开的实施例，通过在背栅中形成负电容，可以有效降低器件的亚阈值摆幅(SS)。另外，由于负电容，可以降低器件的功耗，因此这种器件可以适用于各种低功耗应用如物联网(IoT)和可穿戴设备等。

附图说明

通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1是示出了根据本公开实施例的半导体器件的示意电路图；

图2-6(c)示出了根据本公开实施例的制造半导体器件的流程的示意图。

贯穿附图，相同或相似的附图标记表示相同或相似的部件。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。

在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。

在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。

图1是示出了根据本公开实施例的半导体器件的示意电路图。

如图1所示，根据该实施例的半导体器件100可以包括控制栅(G1)、背栅(G2)、源极(S)和漏极(D)。根据本公开的实施例，控制栅G1和背栅G2可以分设于半导体器件100的有源层的相对两侧，例如上下两侧。在有源层中，可以形成沟道区。控制栅G1可以控制沟道区导通与否。另外，背栅G2也可以影响沟道区。源区S和漏区D可以形成在沟道区两侧，并可以经由沟道区而彼此电连通。