[发明专利]基于MIPS架构的数据操作处理方法和装置

说明书

本发明实施例涉及一种基于MIPS架构的数据操作处理方法及装置，该方法包括：获取数据操作处理指令，所述数据操作处理指令为汇编指令；解析所述数据操作处理指令，得到待处理数据的目标地址，所述目标地址包括源地址和/或目的地址；当所述目标地址与所述待处理数据非对齐时，对所述待处理数据按照单个字节进行操作处理，所述操作处理包括：数据读取和/或数据写入。根据本发明实施例提供的数据操作处理方法和装置，利用对待处理数据按照单个字节进行数据读取和/或数据写入的操作处理，对于原来的汇编函数而言既保证了数据读取和/或数据写入的正确性，同时比用C函数操作处理数据时的性能有所提高。

技术领域

本发明涉及计算机处理器技术领域，特别涉及基于MIPS架构的数据操作处理方法和装置。

背景技术

复杂指令集计算机(Complex Instruction Set Computing，CISC)和精简指令计算机(Reduced Instruction Set Computing，RISC)是当前CPU的两种架构。不同架构的处理器只能执行自己的指令集，如Intel的机器只能执行X86的指令集(一种CISC指令集)，不能执行RISC的指令集；而RISC处理器的计算不能执行X86的指令集。而由于这种硬件体系结构的不同，操作系统和各种应用软件通常只能在特定架构的计算机上执行，如RISC处理器不能充分利用X86系列机器已有的广泛的应用软件。

在RISC处理器，如MIPS指令集的RISC处理器中使用访存指令存储和读取数据单元时，目标地址必须是所访问的数据单元字节数的整数倍，称之为地址对齐。例如在无内部互锁流水级的微处理器(Microprocessor without interlocked piped stages，MIPS)指令集的RISC处理器上，读取一半字时，访存地址必须是2个字节的整数倍；读取一个字时，访存指令中地址必须是4个字节的整数倍；写入一个双字时，访存地址必须是8个字节的整数倍。

如果在进行内存访问的时候，目标地址没有对齐，则会引起异常。典型的是系统提示“总线错误”后，直接杀死进程。

而CISC下(如x86)访存时，如果目标地址不对齐，CPU不会陷入异常，因为其内部有处理非对齐访问的微程序。

MIPS指令集的RISC处理器对非对齐访存的解决方法是，提供特殊的访存地址非对齐的访存指令，其中，MIPS指令集中与地址非对齐访存有关的指令包括对32位数据的操作和对64位数据的操作，就读取32位数据来说，其提供两条指令来实现，这两条指令被称为“从左读取字”指令和“从右读取字”指令：lwr/lwl,swr/srl,ldr/ldl,sdr/sdl。

但是，如此一来，处理器的性能有很大的下降并且进程经常出现报错。如何提高处理器性能成为亟待解决的技术问题。

发明内容

为此，本发明提供了一种MIPS架构的数据操作处理方法和装置，利用对待处理数据按照单个字节进行数据读取和/或数据写入的操作处理，对于原来的汇编函数而言既保证了数据读取和/或数据写入的正确性，同时比用C函数操作处理数据时的性能有所提高。

为了实现上述目的，本发明提供如下技术方案：

根据本发明实施例的一方面，提供了一种基于MIPS架构的数据操作处理方法，包括：获取数据操作处理指令，所述数据操作处理指令为汇编指令；

解析所述数据操作处理指令，得到待处理数据的目标地址，所述目标地址包括源地址和/或目的地址；

当所述目标地址与所述待处理数据非对齐时，对所述待处理数据按照单个字节进行操作处理，所述操作处理包括：数据读取和/或数据写入。

所述当所述目标地址与所述待处理数据非对齐时，对所述待处理数据按照单个字节进行操作处理之前，还包括：

确定所述目标地址是否在显存的地址范围之内；