[发明专利]一种制作磁性随机存储器的方法

说明书

本发明提供了一种制作磁性随机存储器的方法，通过改良磁性隧道结和CMOS电路的连接方法，即：在第一金属连接线上制作钨或钽底电极接触(BEC，Bottom Electrode Contact)取代铜通孔；直接让顶电极与第二金属连接线接触来取代额外制作的连接通孔(VIA)，同时，采用自对准的刻蚀工艺，一次完成MRAM器件区第二金属连接线和逻辑器件区的通孔和第二金属连接线的刻蚀。本发明的有益效果：避免铜带来的污染问题，降低了工艺的复杂程度和生产成本。

技术领域

本发明涉及一种制作磁性随机存储器的方法，具体涉及一种在两层CMOS金属连接线(即：M_x和M_x+1(x≥1))之间制作磁性隧道结(MTJ，Magnetic Tunnel Junction)结构单元及其相关逻辑单元的方法，属于磁性随机存储器(MRAM，Magnetic Radom Access Memory)制造技术领域。

背景技术

近年来，采用磁性隧道结(MTJ)的MRAM被人们认为是未来的固态非易失性记忆体，它具有高速读写、大容量以及低能耗的特点。铁磁性MTJ通常为三明治结构，其中有磁性记忆层，它可以改变磁化方向以记录不同的数据；位于中间的绝缘的隧道势垒层；磁性参考层，位于隧道势垒层的另一侧，它的磁化方向不变。

为能在这种磁电阻元件中记录信息，建议使用基于自旋动量转移或称自旋转移矩(STT，Spin Transfer Torque)转换技术的写方法，这样的MRAM称为STT-MRAM。根据磁极化方向的不同，STT-MRAM又分为面内STT-MRAM和垂直STT-MRAM(即pSTT-MRAM)，后者有更好的性能。依此方法，即可通过向磁电阻元件提供自旋极化电流来反转磁性记忆层的磁化强度方向。此外，随着磁性记忆层的体积的缩减，写或转换操作需注入的自旋极化电流也越小。因此，这种写方法可同时实现器件微型化和降低电流。

同时，鉴于减小MTJ元件尺寸时所需的切换电流也会减小，所以在尺度方面pSTT-MRAM可以很好的与最先进的技术节点相契合。因此，期望是将pSTT-MRAM元件做成极小尺寸，并具有非常好的均匀性，以及把对MTJ磁性的影响减至最小，所采用的制备方法还可实现高良莠率、高精确度、高可靠性、低能耗，以及保持适于数据良好保存的温度系数。同时，非易失性记忆体中写操作是基于阻态变化，从而需要控制由此引起的对MTJ记忆器件寿命的破坏与缩短。然而，制备一个小型MTJ元件可能会增加MTJ电阻的波动，使得pSTT-MRAM的写电压或电流也会随之有较大的波动，这样会损伤MRAM的性能。

在现在的MRAM制造工艺中，为了实现MRAM电路缩微化的要求，通常在表面抛光的CMOS通孔VIA_x(x≥1)上直接制作MTJ单元，即：所谓的共轴(on-axis)结构。在采用铜制程的CMOS电路中，所有通孔(Via)和连线(M，Metal)所采用的材料都是金属铜。在对磁性隧道结及其底电极进行刻蚀的时候，由于过刻蚀，铜会暴露的等离子体中，这样将会造成铜对磁性隧道结的污染和铜在低介电常数(low-k)电介质中的快速扩散，从而影响器件的磁性和电学性能。

为了实现MTJ单元顶电极和CMOS电路的连接，通常会在MTJ单元的顶部再制作通孔(Via)进行连接，这个无疑增加了工艺的复杂程度和生产成本。

发明内容

本发明提供的一种制作磁性随机存储器的方法，通过改良磁性隧道结和CMOS电路的连接方法，即：在第一金属连接线上制作钨或钽底电极接触(BEC，Bottom ElectrodeContact)取代铜通孔；直接让顶电极与第二金属连接线接触来取代额外制作的连接通孔(Via)，同时，采用自对准的刻蚀工艺，一次完成MRAM器件区第二金属连接线和逻辑器件区的通孔和第二金属连接线的刻蚀。

其主要形成步骤如下如图1所示。具体形成步骤是：

步骤1：提供带有第一金属连接线的基底；

步骤2：在存储器件区域的第一金属连接线上制作底电极接触；