[发明专利]一种并行FIR滤波方法及FIR滤波器

权利要求书

1.一种并行FIR滤波方法，其特征在于，包括：

对输入信号进行预加合并操作得到第一待处理信号，所述输入信号和所述第一待处理信号数量均大于一路；

对所述第一待处理信号与目标滤波器系数进行预乘操作得到第二待处理信号，所述目标滤波器系数与所述第一待处理信号对应；

对所述第二待处理信号进行延迟合并操作得到输出信号。

2.根据权利要求1所述的并行FIR滤波方法，其特征在于，所述对输入信号进行预加合并操作得到第一待处理信号包括：

利用加法器对所述输入信号进行加法运算得到所述第一待处理信号，所述加法器的数量为至少一个。

3.根据权利要求1所述的并行FIR滤波方法，其特征在于，所述对所述第一待处理信号与目标滤波器系数进行预乘操作得到第二待处理信号包括：

利用乘法器对所述第一待处理信号进行乘法运算得到所述第二待处理信号，所述乘法器的数量为至少两个。

4.根据权利要求1所述的并行FIR滤波方法，其特征在于，所述对所述第二待处理信号进行延迟合并操作得到输出信号包括：

利用延迟器对所述第二待处理信号进行延迟运算得到所述输出信号，所述延迟器的数量为至少一个。

5.根据权利要求2至4中任一项所述的并行FIR滤波方法，其特征在于，所述加法器包括基于位串架构设计的加法计算单元；

和，

所述乘法器包括基于位串架构设计的乘法计算单元。

6.根据权利要求2至4中任一项所述的的并行FIR滤波方法，其特征在于，所述加法器包括基于概率计算原理设计的加法计算单元；

和，

所述乘法器包括基于概率计算原理设计的乘法计算单元。

7.一种FIR滤波器，其特征在于，包括：

信号输入模块、预加模块、预乘模块、延迟合并模块和信号输出模块；

所述信号输入模块与所述预加模块连接，所述预加模块与所述预乘模块连接，所述预乘模块与所述延迟合并模块连接，所述延迟合并模块与所述信号输出模块连接；

所述信号输入模块，用于将输入信号输入所述预加模块；

所述预加模块，用于对所述输入信号进行预加合并操作得到第一待处理信号，所述输入信号和所述第一待处理信号数量均大于一路；

所述预乘模块，用于对所述第一待处理信号与目标滤波器系数进行预乘操作得到第二待处理信号，所述目标滤波器系数与所述第一待处理信号对应；

所述延迟合并模块，用于对所述第二待处理信号进行延迟合并操作得到输出信号；

所述信号输出模块，用于将所述输出信号从所述信号输出模块输出。

8.根据权利要求7所述的FIR滤波器，其特征在于，所述预加模块包括至少一个加法器，所述加法器之间按照第一对应关系连接。

9.根据权利要求7所述的FIR滤波器，其特征在于，所述预乘模块包括至少两个乘法器，所述乘法器之间按照第二对应关系连接。

10.根据权利要求7所述的FIR滤波器，其特征在于，所述延迟合并模块包括至少一个延迟器，所述延迟器之间按照第三对应关系连接。

11.根据权利要求6至10中任一项所述的FIR滤波器，其特征在于，所述加法器包括基于位串架构设计的加法计算单元；

和，

所述乘法器包括基于位串架构设计的乘法计算单元。

12.根据权利要求6至10中任一项所述的FIR滤波器，其特征在于，所述加法器包括基于概率计算原理设计的加法计算单元；

和，

所述乘法器包括基于概率计算原理设计的乘法计算单元。