[发明专利]一种多路以太网通信系统

说明书

本发明提供一种多路以太网通信系统，包括：N个物理接口收发器，每一路物理接口收发器连接到对应的网络接口；及集成在FPGA芯片上的N个控制器；N个控制器与N个物理接口收发器一一对应连接；其中，控制器包括：发送单元，用于从外部存储器中读取通信数据，并经与之对应的物理接口收发器转发至网络上；接收单元，用于经由与之对应的物理接口收发器接收源于网络的通信数据，并将所接收的通信数据处理为符合外部存储器要求的通信数据，将符合外部存储器要求的通信数据写入外部存储器。本发明通过FPGA内部的输入输出接口来实现MAC接口，由于FPGA可实现任何电路的灵活性，具有较强的实际应用能力。

技术领域

本发明属于网络通信技术领域，涉及一种通信系统，特别是涉及一种多路以太网通信系统。

背景技术

以太网是当今现有局域网采用的最通用的通信协议标准，在各种领域中有着广泛的应用。千兆以太网是建立在基础以太网标准之上的技术。千兆以太网和大量使用的以太网与快速以太网完全兼容，并利用了原以太网标准所规定的全部技术规范。

随着因特网和内联网的发展、网络通信的模式已由过去80％的流量存在工作组或部门内部(仅20％的流量在主干网上)，快速扩展为主干网上承担80％的网络流量、只有20％的流量仍存在工作组或部门内部。这对主干网的通信能力提出了挑战，千兆以太网的兴起正适应着这种发展。

而现有技术千兆以太网方案都是MAC芯片加PHY芯片加网口加变压器的结构，虽然该结构固定，但是在实现多路以太网的情况下每一路以太网都必须要一块MAC加一路PHY芯片，无法摆脱MAC芯片的束缚，而导致设计复杂，增加成本等问题。

因此，如何提供一种多路以太网通信系统，以解决现有技术在实现多路以太网的情况下每一路以太网都必须要一块MAC加一路PHY芯片，无法摆脱MAC芯片的束缚，而导致设计复杂，增加成本等缺陷，实已成为本领域从业者亟待解决的技术问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种多路以太网通信系统，用于解决现有技术中在实现多路以太网的情况下每一路以太网都必须要一块MAC加一路PHY芯片，无法摆脱MAC芯片的束缚，而导致设计复杂，增加成本的问题。

为实现上述目的及其他相关目的，本发明提供一种多路以太网通信系统，与外部存储器连接，所述多路以太网通信系统包括：N个物理接口收发器，其中，N大于等于2；每一路物理接口收发器连接到对应的网络接口；及集成在FPGA芯片上的N个控制器；N个控制器与N个物理接口收发器一一对应连接；其中，所述控制器包括：发送单元，用于从所述外部存储器中读取通信数据，并经与之对应的物理接口收发器转发至网络上；接收单元，用于经由与之对应的物理接口收发器接收源于所述网络的通信数据，并将所接收的通信数据处理为符合所述外部存储器要求的通信数据，将符合所述外部存储器要求的通信数据写入所述外部存储器。

于本发明的一实施例中，所述控制器还包括：与所述发送单元和接收单元连接的监测单元，用于监测通信数据在发送和接收通信数据过程中所述通信数据的发送状态信息和接收状态信息。

于本发明的一实施例中，所述通信数据的发送状态信息包括超过重试限制值、发送滞后冲突时间、和/或发送延迟时间；所述通信数据的接收状态信息包括接收错误或无效、滞后冲突信号、帧长度异常、和/或接收溢出数据。

于本发明的一实施例中，所述控制器还包括：与所述发送单元和接收单元连接的，用于与所述物理接口收发器协商传输速率，和确定将通信数据输入到介质物理接口收发器和/或输出至外部存储器的工作模式的独立管理接口。

于本发明的一实施例中，所述独立管理接口包括：时钟生成部，用于产生所述独立管理接口的时钟信号；移位寄存器，用于将所述发送单元发送的并行的通信数据转换为串行的通信数据，并写入所述介质物理接口收发器，和将从对介质物理接口收发器的读取到的串行的通信数据转换为并行的通信数据；输入输出控制部，用于确定通信数据是出于输出状态，还是输入状态，以便所述移位寄存器执行写入操作和读取操作。