[发明专利]半导体装置、数据处理系统以及半导体装置控制方法

说明书

相关申请的交叉引用

包括说明书、附图和摘要的2015年12月24日提交的日本专利申请No.2015-250937的公开的全部内容通过引用并入本文中。

技术领域

本发明涉及例如用来在外部存储器中储存压缩数据的半导体装置、数据处理系统以及半导体装置控制方法。

背景技术

近来，执行包括图像处理的各种算术处理的半导体装置被广泛使用。在这样的半导体装置中，当诸如图像数据的数据被写到存储器或从存储器中读取时，遵循预定的标准对数据编码、解码、压缩和展开。就读取压缩数据而言，已知日本未审查专利申请公开No.Hei 10(1998)-27127和No.2006-099774中公开的技术。

在日本未审查专利申请公开No.Hei 10(1998)-27127中公开的技术中，当压缩数据储存在存储器中时，将表明压缩数据储存在哪里的存储器地址信息经由总线储存在存储器中，作为在读取压缩数据时使用的辅助信息。当要从存储器读取压缩数据时，使用该地址信息。

在日本未审查专利申请公开No.2006-099774中公开的技术中，当压缩数据储存在存储器中时，将关于压缩数据的数据大小信息作为辅助信息经由总线储存在直接存储器存取控制器(DMAC)中。当要从存储器读取压缩数据时，使用数据大小信息。

发明内容

在上述专利文献中公开的技术中，当从存储器读取压缩数据时，必须经由总线读取辅助信息。当读取辅助信息时，消耗了许多总线/存储器带宽。

本发明的其它目的和新颖的特征将根据以下描述和附图而变得明白。

根据本发明的一个实施例，半导体装置设置有用于储存被储存在存储器中的辅助信息的高速缓存。当接收到用于读取储存在存储器中的压缩数据的请求时，如果储存了辅助信息，则半导体装置从高速缓存读取关于压缩数据的辅助信息，并且使用辅助信息从存储器读取压缩数据。

根据以上实施例，能够减少由辅助信息的读取导致的总线/存储器带宽的消耗。

附图说明

图1是示出根据比较示例的数据处理系统的配置的示意图。

图2是描述根据比较示例的半导体装置的操作流程的流程图。

图3是示出根据本发明的第一实施例的数据处理系统的配置的示意图。

图4是描述根据第一实施例的半导体装置的操作流程的流程图。

图5是示出根据本发明的第二和第三实施例的数据处理系统的配置的示意图。

图6是例示根据第二和第三实施例的压缩数据的示图。

图7是描述根据第二实施例的半导体装置的操作流程的流程图。

图8是示出数据长度和存储器存取效率之间的关系的图表。

具体实施方式

在下文中将参考附图描述本发明的实施例。为了描述清楚，在适当的情况下，以下描述和附图包括省略和简化。在附图中表示为功能块的元件，在硬件方面可配置成例如具有中央处理单元(CPU)、存储器和其它电路，或者在软件方面可配置成例如具有加载在存储器中的程序。对本领域的技术人员来说明显的是，这样的功能块能够在硬件方面、软件方面或者通过硬件和软件的结合以各种形式实现，而不受限于任何具体的手段。在附图中，相同的元件由相同的附图标记来指代，以及在下文中，在适当的情况下省略相同元件的重复描述。

(1)第一实施例

<比较示例的配置>

首先，为了使得更容易理解本发明的第一实施例，将描述由本发明的本发明人考虑的比较示例。首先将描述比较示例的数据处理系统9的配置。该配置示出在图1中。如图所示，比较示例的数据处理系统9包括例如大规模集成电路(LSI)的半导体装置100和设置在半导体装置100外部的存储器20。

存储器20储存压缩数据。存储器20还储存在读取压缩数据时使用的辅助信息。辅助信息包括例如数据大小信息和地址信息，其中数据大小信息表明压缩数据的数据长度，地址信息表明储存压缩数据的地址。

半导体装置100包括控制单元11、展开单元12和数据总线13。控制单元11经由数据总线13读取储存在存储器20中的压缩数据和辅助信息。展开单元12展开由控制单元11从存储器20读取的压缩数据。

<比较示例的操作>

接着，将描述比较示例的半导体装置100的操作。图2示出了比较示例的半导体装置100的操作流程。