[发明专利]一种FPGA电路及窗口信号调整方法

说明书

根据本发明提供的一种FPGA电路及窗口信号调整方法，该FPGA电路包括：物理层、与物理层连接的DQS GATING电路、与DQS GATING电路连接的延迟补偿回路、连接在物理层与外部存储器之间的第一电路、连接在外部存储器与DQS GATING电路之间的第二电路；将物理层发出的窗口控制信号依次经过延迟补偿回路；DQS GATING电路，用于根据目标窗口信号以及数据选通信号，调整目标窗口信号相对数据选通信号的位置；采用上述方案，将窗口控制信号经过延迟补偿回路，从而补偿物理层发送读命令，到外部存储器接收到读命令的时间，和外部存储器发送数据选通信号，到DQS GATING电路接收到数据选通信号的时间；通过该补偿，可以做到初始窗口信号位置在数据选通信号附近，那么就可以迅速将窗口信号调整到合理的位置，提高窗口信号调整效率。

技术领域

本发明涉及集成电路设计领域，尤其涉及一种FPGA(Field－Programmable GateArray，现场可编程门阵列)电路及窗口信号调整方法。

背景技术

在DDR(Double Data Rate，双倍速率同步动态随机存储器)存储器中，其输入输出数据与时钟的上升沿和下降沿同步，因此在读写操作中需要一个与时钟同频的双向DQS(Data Strobe Signal，数据选通信号)信号来抓取数据。这个DQS信号是一个三态信号，在不使用时处于高阻状态，当存储器接到读命令时DQS信号会在数据输出的前一个周期切换成逻辑低，当读命令完成后大概在DQS信号最后一个下降沿结束后半个时钟周期后DQS信号恢复到高阻状态。因此就需要一个DQS GATING电路在DQS信号从高阻切换到逻辑低之后到第一个上升沿的范围内产生一个窗口信号，且该窗口信号在DQS信号最后一个下降沿到恢复高阻状态之前关断。

由于DQS信号和该窗口信号之间是异步的，窗口信号和DQS信号之间的时序是不确定的，因此在每次执行读操作之前需要对窗口信号相对DQS信号的位置进行调整。参见图1，从FPGA发送读命令，到外部存储器接收到读命令的时间，以及从外部存储器发送DQS信号，到FPGA接收到DQS信号的时间为纳秒级，且随PVT变化很大，因此发送窗口控制信号的时机以及窗口位置的调整需要预估。现有的DQS GATEING电路大多是采用额外的VT检测电路来检测信号通路的延时，或者预估该延时，然后在此基础上进行调整，调整的幅度较大，所以调整的准确性和效率都会比较低，并且需要额外的资源。

发明内容

本发明主要解决的技术问题是，提供一种FPGA电路及窗口信号调整方法，解决现有技术中，在调整窗口信号时，调整的幅度较大，调整的准确性和效率都比较低的问题。

为解决上述技术问题，本发明提供一种FPGA电路，包括：PHY(PhysicalLayer，物理层)、与PHY连接的DQS GATING电路、与DQS GATING电路连接的延迟补偿回路、连接在PHY与外部存储器之间的第一电路、连接在外部存储器与DQS GATING电路之间的第二电路；

PHY，用于通过第一电路发送读命令到外部存储器，并同时发送窗口控制信号到DQS GATING电路；

外部存储器在读操作完成时，输出DQS信号，并通过第二电路发送到DQSGATING电路；

窗口控制信号依次经过DQS GATING电路、延迟补偿回路，将经过延迟补偿回路后的信号作为目标窗口信号；

DQS GATING电路，用于根据目标窗口信号以及DQS信号，调整目标窗口信号相对DQS信号的位置。

其中，第一电路包括依次连接的第一IOL、第一IOB、第一PAD，第一IOL与PHY连接，第一PAD与外部存储器连接；

第二电路包括依次连接的第二PAD、第二IOB、第二IOL，第二PAD与外部存储器连接，第二IOL与DQS GATING电路连接；