[发明专利]一种纵向沟道的SiC肖特基栅双极型晶体管及制备方法

说明书

技术领域

本发明属于微电子技术领域，涉及半导体器件，特别是一种基于纵向沟道肖特基栅的碳化硅双极型晶体管及制备方法。

背景技术

随着电力电子技术的快速发展，大功率半导体器件的需求越来越显著。由于材料的限制，传统的硅器件特性已经到达它的理论极限，碳化硅是最近十几年来迅速发展起来的宽禁带半导体材料，它具有宽禁带、高热导率、高载流子饱和迁移率、高功率密度等优点，能够适用于大功率、高温及抗辐照等应用领域。其中，IGBT(碳化硅绝缘栅双极晶体管)是一种具有MOS电压控制和双极导通调制相结合的器件。它具有MOSFET的输入阻抗高、控制功率小、驱动电路简单、开关速度高的优点，又具有双极功率晶体管的电流密度大、饱和电压低、电流处理能力强的优点。它是可用于需要高压、大电流和高速应用领域的非常理想的功率器件，用途非常广泛。

然而，人们逐渐发现，由于栅氧化层的存在MOS器件并不适用于高温、高电场强度领域。为了充分利用SiC材料的优良特性，无需栅氧化层的SiC功率开关器件是非常必要的。设计新型结构避免栅氧化层对器件性能的影响是非常重要的。同时，在保留其电流关断能力大，栅极驱动简单的特性的同时，简化器件结构，降低工艺难度，也是非常有吸引力的。

图1为传统的IGBT结构，其中区域1’为发射极接触金属层，区域2’为N+碳化硅衬底2,区域3’为P+缓冲层3，区4’为P-漂移区4，区域5’为P阱，区域6’为N型掺杂区，区域7’为栅极，区域8’为氧化层，区域9’为发射极，器件工作时，栅极施加电压，P阱区靠近表面的部分反型形成导电沟道。栅氧化层的存在引入界面态的影响，降低了器件的迁移率。器件中寄生了pnpn结构，在大电流状态下容易发生闩锁效应，器件不再受栅极控制。相对而言，传统IGBT器件结构较为复杂，生产成本及成品率较低。

发明内容

为了解决现有技术中存在的上述问题，本发明采用肖特基结做栅极的竖直沟道碳化硅肖特基结栅双极型场效应晶体管及制备方法，以避免栅氧化层对器件性能的影响，提高器件的开关性能，避免了闩锁效应的发生，同时也降低了器件的工艺难度，提高了器件的成品率。

具体的，本发明提供的纵向沟道的SiC肖特基栅双极型晶体管器件，包括N+碳化硅衬底，形成于所述N+碳化硅衬底表面的发射极接触金属层，形成于所述N+碳化硅衬底上的P+缓冲层，形成于所述P+缓冲层上P-漂移区，形成于所述P-漂移区上的P+集电区，形成于所述P+集电区上的集电极接触金属层；还包括形成于所述P-漂移区上的至少两个竖直沟槽，每个所述沟槽上均形成有肖特基栅金属层。

优选地，相邻两个肖特基栅金属层之间的区域为导电沟道，所述导电沟道的宽度为0.5～1.5μm。

优选地，所述肖特基栅金属层厚度为500nm。

优选地，所述沟槽深度为1.8～2.2μm。

优选地，所述肖特基栅金属层功函数在3.9eV以下。

更优选地，所述肖特基栅金属层的金属为Al合金或LaB₆。

优选地，所述发射极接触金属层为Ni金属，厚度为500nm，所述N+碳化硅衬底厚度为1～3μm，所述P+缓冲层厚度为1～3μm，所述P-漂移区厚度为15μm，所述P+集电区厚度为0.2-0.4μm，所述集电极接触金属层厚度为500nm。

本发明还提供了该纵向沟道的SiC肖特基栅双极型晶体管器件的制备方法，包括如下步骤：

S1：在N+碳化硅衬底上沉积P+缓冲层；

S2：在P+缓冲层上沉积厚度P-漂移区；

S3：在P-漂移区上沉积P+集电区；

S4：对P+集电区的两侧进行刻蚀，形成竖直沟槽；

S5：在P+集电区上沉积集电极接触金属层；

S6：在在N+碳化硅衬底背面沉积发射极接触金属层；

S7：在两侧沟槽上沉积肖特基栅金属层。

优选地，本发明提供的制备方法，包括如下步骤：

S1：在N+碳化硅衬底上制备厚度为1～3μm、铝离子掺杂浓度为5×10¹⁷～1×10¹⁸cm^-3的P+缓冲层；

S2：在P+缓冲层上制备厚度为15～18μm、铝离子掺杂浓度为1×10¹⁵～6×10¹⁵cm^-3的P-漂移区；