[发明专利]一种四相位高速码元检测方法

说明书

本发明属于数字通信技术领域，具体涉及适用于核电DCS通信设计的一种四相位高速码元检测方法。包括以下步骤：第一步：用四个时钟采集跳变沿；分别用clk1、clk2、clk3、clk4四个时钟采集跳变沿；第二步：选择最佳时钟，采集码元并输出给解码模块；当编码信号发生跳变时，与码元速率相同的0，90，180，270四个相位的时钟clk1、clk2、clk3、clk4，每个时钟检测到跳变沿的情况不同，根据不同的情况，选择最佳的采样时钟，保证采样速率与编码信号的准确匹配：第三步：若采集到码元跳变，再次选择最佳时钟，选择方法与第二步相同，继续采集码元。本发明与现有技术相比的优点在于：实现简单不需要额外的硬件资源，简单的逻辑就可以实现。

技术领域

本发明属于数字通信技术领域，具体涉及适用于核电DCS通信设计的一种四相位高速码元检测方法。

背景技术

在数字通信中，信息是通过一串连续的信号码元进行传递的。在接收端对通信信息进行解调时必须知道每个码元的起止时刻，从而在最佳采样点对信号进行采样判决以实现数字信号的解调。

传统的早迟积分型码元同步方法,基于锁相环原理，通过比较早迟积分值获取检相误差，进而调整采样时钟，其环路设计比较复杂。另一种是采用几倍于码元的时钟，对码元采样，当数据帧长过大时，码元相对于时钟会有偏移，导致误码。因此，有必要研制一种基于四相位时钟采样的方法，来解决上述问题。

发明内容

本发明要解决的技术问题是：提供一种码元解码的方法，不仅实现简单而且能够很好地消除时钟偏移。

为了实现这一目的，本发明采取的技术方案是：

一种四相位高速码元检测方法，适用于核电DCS通信设计，包括以下步骤：

第一步：用四个时钟采集跳变沿；

分别用clk1、clk2、clk3、clk4四个时钟采集跳变沿；

第二步：选择最佳时钟，采集码元并输出给解码模块；

当编码信号发生跳变时，与码元速率相同的0，90，180，270四个相位的时钟clk1、clk2、clk3、clk4，每个时钟检测到跳变沿的情况不同，根据不同的情况，选择最佳的采样时钟，保证采样速率与编码信号的准确匹配：

第三步：若采集到码元跳变，再次选择最佳时钟，选择方法与第二步相同，继续采集码元。

进一步的，如上所述的一种四相位高速码元检测方法，适用于核电DCS通信设计，第二步中，编码信号发生跳变包括如下四种情形：

情形1：在码元上升沿，跳变沿最靠近相邻两个clk2的中间位置时，确定用clk2采集效果最佳；

情形2：在码元下降沿，跳变沿最靠近相邻两个clk3的中间位置时，确定用clk3采集效果最佳；

情形3：在码元上升沿，跳变沿最靠近相邻两个clk4的中间位置时，确定用clk4采集效果最佳；

情形4：在码元上升沿，跳变沿最靠近相邻两个clk1的中间位置时，确定用clk1采集效果最佳。

本发明与现有技术相比的优点在于：

1、实现简单不需要额外的硬件资源，简单的逻辑就可以实现。

2、能够消除时钟偏移，即使在时钟抖动的情形下，也能够准确识别出码元。

附图说明

图1为四相位码元检测示意图(1)；

图2为四相位码元检测示意图(2)。

具体实施方式

下面对本发明技术方案进行详细说明。