[发明专利]制造半导体器件的方法和对应的器件在审
| 申请号： | 201611226894.1 | 申请日： | 2016-12-27 |
| 公开（公告）号： | CN107492479A | 公开（公告）日： | 2017-12-19 |
| 发明（设计）人： | M·莫尔格;F·希梅 | 申请（专利权）人： | 意法半导体股份有限公司 |
| 主分类号： | H01L21/02 | 分类号： | H01L21/02;H01L27/02 |
| 代理公司： | 北京市金杜律师事务所11256 | 代理人： | 王茂华,张宁 |
| 地址： | 意大利阿格*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 制造 半导体器件 方法 对应 器件 | ||
1.一种制造包括至少一个金属化结构(10)的半导体器件的方法，所述方法包括：
－在所述金属化结构(10)上提供封盖堆叠(141、161、142、162)，其中所述堆叠包括至少一个镍层，
－在所述堆叠(141、161、142、162)中包括镍层配对(141，142)，所述镍层配对(141，142)在它们之间具有易延展材料(161)的层。
2.根据权利要求1所述的方法，其中，所述易延展材料(161)选自钯和金。
3.根据权利要求1或权利要求2所述的方法，包括提供所述金属化结构(10)作为铜金属化结构，优选地作为再布线层－RDL金属化结构。
4.根据前述权利要求中任一项所述的方法，包括在所述堆叠中、与所述金属化结构(10)相对地提供易延展材料的至少一个外层(162，18)。
5.根据权利要求4所述的方法，包括，在所述堆叠中、与所述金属化结构(10)相对地提供包括钯的第一外层(162)和包括金的最外层(18)。
6.根据前述权利要求中任一项所述的方法，包括在所述至少一个金属化结构(10)下方提供阻挡层(12)。
7.根据权利要求6所述的方法，包括：
－在所述至少一个金属化结构(10)下方提供包括TiW的所述阻挡层，和/或
－提供与在所述至少一个金属化结构(10)下方的所述阻挡层(12)邻接的所述封盖堆叠(141、161、142、162)，以提供所述至少一个金属化结构(10)的完全覆盖。
8.根据前述权利要求中任一项所述的方法，包括通过无电沉积在所述金属化结构上提供所述堆叠(141、161、142、162)。
9.一种半导体器件，包括：
－至少一个金属化结构(10)，以及
－封盖堆叠(141、161、142、162)，被提供在所述金属化结构(10)上，其中所述堆叠包括镍层配对(141，142)，所述镍层配对(141，142)具有在它们之间的易延展材料(161)的层。
10.根据权利要求9所述的半导体器件，其中：
－所述易延展材料(161)选自钯和金，和/或
－所述堆叠包括与所述金属化结构(10)相对的所述易延展材料的至少一个外层(162，18)。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于意法半导体股份有限公司，未经意法半导体股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201611226894.1/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
