[发明专利]一种接收器

说明书

本申请提供了一种接收器，包括：对齐控制单元、m路传输路径、多路寄存选择控制单元、符号脉冲产生器以及存储单元。对齐控制单元用于产生包括相位值以及偏移值的对齐控制信号。多路寄存选择控制单元用于依据相位值，产生m路传输路径的选择信号。m路传输路径中的任意一条传输路径在接收到的选择信号为第一数值的情况下，输出接收到的序列，在接收到的选择信号为第二数值的情况下，将接收到的序列延迟一个采样点后输出。符号脉冲产生器用于将预先设置的脉冲发射时间延迟偏移值个采样点后，发出脉冲信号。存储单元用于在接收到所述脉冲信号后，存储m路传输路径输出序列的拼接序列。接收器实现了序列的并行处理，因此能够降低处理时延。

技术领域

本申请涉及通信领域，尤其涉及一种接收器。

背景技术

以正交频分复用(Orthogonal Frequency Division Multiplexing，OFDM)为原理的信道编解码和调制解调方法已经广泛应用在各种有线和无线通信领域上来，OFDM技术拥有频谱利用率高，抵抗码间串扰强等优势，并且采用现代数字信号处理技术便于实现，也拥有低成本和低功耗的优势。

OFDM技术把整个系统可利用的频谱划分成很多子载波，每个子载波根据传输信道的好坏，可以承载不同的序列量。因此OFDM系统在启动以后，需要在局端和终端建立一套握手和初始化的机制，来进行协议协商、信道发现训练和参数交换，完成这些阶段以后，才能进入序列业务互通阶段。局端和终端在整个初始化机制中，需要确保序列传输以离散多载波(Discrete Multi-Tone，DMT)边界对齐的形式发送和接收，如果有偏差，会导致OFDM信号在接收侧信号的信噪比降低甚至无法恢复。

而现有的对齐方法，通常将接收到的至少两个符号周期的序列全部存储后，再进行对齐处理，然后再发给后续设备，因此具有较大的时延。

发明内容

本申请提供了一种接收器，目的在于解决现有的序列对齐方法时延大的问题。

为了实现上述目的，本申请提供了以下技术方案：

一种接收器，包括：对齐控制单元、m路传输路径、多路寄存选择控制单元、符号脉冲产生器以及存储单元。所述对齐控制单元用于产生对齐控制信号，所述控制信号包括向所述多路寄存选择控制单元发送的相位值，以及向所述符号脉冲产生器发送的偏移值，其中，S/m的整数部分加1为所述偏移值，S/m的余数部分为所述相位值，所述S为接收到的串行序列与预设的参考序列相比的时延偏移，所述接收到的串行序列被分为m路序列。所述多路寄存选择控制单元用于依据所述相位值，产生所述m路传输路径的选择信号，所述m路传输路径的选择信号的二进制拼接值为2^(m-P)-1，其中，P为所述相位值。所述m路传输路径中的任意一条传输路径用于传输所述m路序列中的一路序列，所述m路传输路径中的任意一条传输路径与其它传输路径传输的序列不同。所述任意一条传输路径在接收到的选择信号为第一数值的情况下，输出接收到的序列，在接收到的选择信号为第二数值的情况下，将所述接收到的序列延迟一个采样点后输出。所述符号脉冲产生器用于将预先设置的脉冲发射时间延迟t个采样点后，发出脉冲信号，t为所述偏移值。所述存储单元用于在接收到所述脉冲信号后，存储所述m路传输路径输出序列的拼接序列。可见，接收器使用m路传输路径对序列进行时序调整，因此，实现了序列的并行处理，从而实现一个符号周期内的对齐处理，而无需等待至少两个符号周期再进行对齐，因此能够降低处理时延。并且，因为减少了符号的存储量，因此，无需使用大容量的存储器。进一步的，因为多路传输路径的“微调”，还能够有效降低局端或终端处理端的时钟主频，实现在不降低数据吞吐量的基础上降低系统功耗。