[发明专利]一种降低FinFET寄生电阻的方法

权利要求书

1.一种降低FinFET寄生电阻的器件结构，其特征在于，包括：FinFET硅鳍结构、由栅电极和栅介质层组成的栅叠结构、用于源漏引出的条形接触孔层M0以及用于后道互连工艺的金属层M1；

其中，所述栅叠结构分别从两个侧面和表面包裹所述FinFET硅鳍结构，形成FinFET器件的三维沟道，所述条形接触孔层M0的下端覆盖并连接FinFET器件的源漏区域，上端与所述金属层M1相连，以实现FinFET器件的源漏引出；所述条形接触孔层分别从两个侧面和表面包裹所述FinFET硅鳍结构；其中，所述条形接触孔层M0采用单壁或多壁碳纳米管材料。

2.根据权利要求1所述的降低FinFET寄生电阻的器件结构，其特征在于，所述FinFET硅鳍结构通过浅沟槽隔离介质STI进行隔离。

3.根据权利要求1所述的降低FinFET寄生电阻的器件结构，其特征在于，所述栅叠结构由金属栅电极和高k栅介质组成。

4.根据权利要求1所述的降低FinFET寄生电阻的器件结构，其特征在于，所述金属层M1为铜互连导线。

5.一种采用权利要求1所述降低FinFET寄生电阻的器件结构的制备方法，其特征在于，包括

步骤S1：制备常规FinFET器件结构，包括制备FinFET硅鳍结构、由栅电极和栅介质层组成的栅叠结构和定义FinFET器件的源漏区域的分步骤；其中，所述常规FinFET器件结构包括由金属栅电极和栅介质层组成的栅叠结构分别从侧面和表面包裹FinFET硅鳍结构，形成MOSFET的三维沟道；

步骤S2：在所述源漏区域制备催化剂层；

步骤S3：生长碳纳米管，形成条形接触孔层M0；其中，所述条形接触孔层M0分别从两个侧面和表面包裹所述FinFET硅鳍结构；所述条形接触孔层M0的下端覆盖并连接所述FinFET器件的源漏区域；所述碳纳米管包括单壁和多壁碳纳米管材料；

步骤S4：实现FinFET器件的源漏引出及后道工艺制备，即使所述条形接触孔层M0的上端与所述金属层M1相连。

6.根据权利要求5所述的制备方法，其特征在于，所述制备常规FinFET器件结构方法包含一系列光刻、刻蚀、氧化、淀积和/或外延工艺步骤的组合。

7.根据权利要求5所述的制备方法，其特征在于，所述步骤S2具体包括如下步骤：

步骤S21：通过光刻和刻蚀工艺定义出所述条形接触孔层M0；

步骤S22：利用原子层淀积技术在所述条形接触孔层M0中和表面淀积催化剂层；

步骤S23：通过退火工艺使所述催化剂层颗粒化。

8.根据权利要求5所述的制备方法，其特征在于，所述催化剂层的材料为铁Fe、钴Co或镍Ni。

9.根据权利要求5所述的制备方法，其特征在于，所述生长碳纳米管的方法为化学气相淀积法。

10.根据权利要求5所述的制备方法，其特征在于，所述步骤S4中实现FinFET器件的源漏引出及后道工艺制备金属引出采用传统CMOS后道互连制备工艺。