[发明专利]一种性能和能耗预测方法及装置

说明书

本发明实施例公开了一种性能和能耗预测方法，用于解决如何预测程序在不同处理核内的不同频率下执行时产生的性能和能耗的问题。本发明实施例方法包括：读取程序执行时产生的PMC值；根据读取到的所述PMC值计算所述第一处理核上所述程序在所述第一频率下执行时的第一内存处理时间；将所述PMC值和所述第一内存处理时间投入CPI模型，得到第一预测内存处理时间和第一预测总执行时间；根据所述第一预测内存处理时间和第一预测总执行时间计算所述第二处理核上所述程序在第二频率下执行时所需的第二预测总执行时间；根据所述第二预测总执行时间确定性能预测值和能耗预测值；输出所述性能预测值和所述能耗预测值。本发明实施例还提供一种性能和能耗预测装置。

技术领域

本发明涉及处理器技术领域，尤其涉及一种性能和能耗预测方法及装置。

背景技术

当前计算机应用程序有多样化的特征，对资源的需求差异性很大，通过复杂的CPU(处理器)设计去满足程序的需求代价则是高昂的电能开销。而异构多核架构(如大小核架构)提供了差异化的处理平台，程序在处理能力强的核上执行能获得的平均性能更好，但是产生的能耗更高；相对的，程序在处理能力弱的核上运行产生的能耗低，但是平均性能差。同样，DVFS(Dynamic Voltage and Frequency Scaling,动态调整时钟频率)加深了这一处理差异性，在高频率下，程序性能好但是能耗高，反之亦然。但是异构核和DVFS的不同频率间，程序的性能变化并不是一致线性的。一些程序在处理能力强的核上执行的性能相对于弱核的提升不高，而一些程序在高频率下的执行性能相对于低频率下的提升也不高。

可见，异构多核架构提供了差异化的处理平台，同时，DVFS进一步增强了处理能力的差异化。这样的条件下，合理的选择CPU核和时钟频率执行程序以达到最优的性能和能耗就成为了本领域技术人员的重要研究课题。而研究该课题的基础，则是在异构多核架构且具备DVFS能力的处理器中，如何预测程序在不同处理核内的不同频率下执行时产生的性能和能耗。

发明内容

本发明实施例提供了一种性能和能耗预测方法及装置，能够实现程序在不同处理核内的不同频率下执行时产生的性能和能耗的预测。

本发明实施例提供的一种性能和能耗预测方法，应用于异构多核架构且具备DVFS能力的处理器，包括：

读取所述处理器的第一处理核上程序在预设第一频率下执行时产生的PMC值；

根据读取到的所述PMC值计算所述第一处理核上所述程序在所述第一频率下执行时的第一内存处理时间；

将所述PMC值和所述第一内存处理时间投入CPI模型，得到所述第二处理核上所述程序在所述第一频率下执行时的第一预测内存处理时间和第一预测总执行时间，所述CPI模型为预先建立的所述处理器的第二处理核与所述第一处理核的映射模型；

根据所述第一预测内存处理时间和第一预测总执行时间计算所述第二处理核上所述程序在第二频率下执行时所需的第二预测总执行时间，所述第二频率为所述第二处理核通过DVFS从所述第一频率调整至的下一个时钟频率；

根据所述第二预测总执行时间确定所述第二处理核上所述程序在第二频率下执行时的性能预测值和能耗预测值；

输出所述性能预测值和所述能耗预测值。

可选地，所述根据读取到的所述PMC值计算所述第一处理核上所述程序在所述第一频率下执行时的第一内存处理时间包括：

根据读取到的所述PMC值确定所述程序执行时在各个时间点上由缓存访问失效事件导致的访问失效数量；

根据确定的所述访问失效数量计算所述第一处理核上所述程序在所述第一频率下执行时的第一内存处理时间。

可选地，所述CPI模型通过以下步骤预先建立：