[发明专利]防止划片造成短路的CMOS图像传感器结构及制作方法

权利要求书

1.一种防止划片造成短路的CMOS图像传感器结构，其特征在于，包括：上下堆叠在一起的感光芯片和逻辑芯片；

所述感光芯片自上而下包括：n型衬底、第一介质层，所述逻辑芯片自下而上包括：p型衬底、第二介质层；

所述感光芯片设有第一内部电路区域，其包括：

设于n型衬底下表面用于感光的像素单元阵列和设于第一介质层中的第一金属互连层；

所述逻辑芯片设有第二内部电路区域，其包括：

设于p型衬底上表面的信号控制、读出及处理电路和设于第二介质层中的第二金属互连层；

所述第一、第二内部电路区域上下对应，所述感光芯片和逻辑芯片通过第一、第二介质层相粘合，并通过第一、第二金属互连层形成电连接；

在第一、第二内部电路区域的外侧设有贯通感光芯片并延伸至逻辑芯片中的复合隔离结构，所述复合隔离结构包括：

贯通形成于n型衬底中的深P阱贯通注入区及形成于所述深P阱贯通注入区内部的第一P+注入区、与第一P+注入区相连并形成于第一介质层中的第三金属互连层、与第三金属互连层相连并形成于第二介质层中的第四金属互连层、与第四金属互连层相连并形成于p型衬底中的第二P+注入区。

2.根据权利要求1所述的防止划片造成短路的CMOS图像传感器结构，其特征在于，所述第一介质层下表面设有第一粘合层，其中设有与第一金属互连层相连的第一混合键合压焊点以及与第三金属互连层相连的第三混合键合压焊点，所述第二介质层上表面设有第二粘合层，其中设有与第二金属互连层相连的第二混合键合压焊点以及与第四金属互连层相连的第四混合键合压焊点，所述感光芯片和逻辑芯片通过第一、第二粘合层、第一-第四混合键合压焊点进行键合粘合在一起，并形成感光芯片和逻辑芯片之间的电连接以及与复合隔离结构之间的电连接。

3.根据权利要求1所述的防止划片造成短路的CMOS图像传感器结构，其特征在于，所述复合隔离结构设于第一、第二内部电路区域外侧并靠近芯片划片槽的区域。

4.根据权利要求1所述的防止划片造成短路的CMOS图像传感器结构，其特征在于，所述用于感光的像素单元阵列包括光电二极管、传输晶体管栅极，所述信号控制、读出及处理电路包括存储电容及用于形成信号控制、读出和处理电路的数字和模拟电路晶体管。

5.一种如权利要求2所述的防止划片造成短路的CMOS图像传感器结构的制作方法，其特征在于，包括感光芯片和逻辑芯片的制备及连接；其中，

所述感光芯片的制备包括：

使用CMOS前道制造工艺，在n型衬底上形成用于感光的像素单元阵列，包括形成光电二极管、传输晶体管栅极结构；

使用离子注入和退火工艺，在n型衬底中形成深p阱贯通注入区；

使用P+源漏注入工艺，在深p阱贯通注入区内形成第一P+注入区；

使用后道制造工艺，在第一介质层中形成第一、第三金属互连层结构；

在第一粘合层中通过大马士革工艺形成第一、第三混合键合压焊点图形；

所述逻辑芯片的制备包括：

使用CMOS前道制造工艺，在p型衬底上形成信号控制、读出及处理电路，包括形成存储电容及用于形成信号控制、读出和处理电路的数字和模拟电路晶体管结构；

使用P+源漏注入工艺，在p型衬底中形成第二P+注入区；

使用后道制造工艺，在第二介质层中形成第二、第四金属互连层结构；

在第二粘合层中通过大马士革工艺形成第二、第四混合键合压焊点图形；

将上述形成的感光芯片和逻辑芯片进行堆叠和退火，通过粘合层、混合键合压焊点将两块芯片粘合在一起，形成感光芯片和逻辑芯片之间的电连接以及与复合隔离结构之间的电连接；

最后，通过研磨将感光芯片的n型衬底厚度减薄到所需要的厚度，并使原有的深P阱贯通注入区结构在减薄后的n型衬底中实现上下方向的完全穿透。

6.根据权利要求5所述的防止划片造成短路的CMOS图像传感器结构的制作方法，其特征在于，形成深p阱贯通注入区时，注入的杂质为硼或者硼化合物。