[发明专利]一种计算阵列版图电阻网络的加速方法

说明书

一种计算阵列版图电阻网络的加速方法，包括步骤：获取阵版图的公共端口及母版的对外端口；对所述母版的电阻网络进行简化，约减掉内部节点；对简化后的电阻网络及对外端口进行复用，得到全局的简化电阻网络；对所述全局的简化电阻网络进行求解。本发明的计算阵列版图电阻网络的加速方法，适用于Array版图的电阻网络计算：根据阵列版图的重复排列的特点，针对其中一个母版进行三角剖分并进行简化电阻网络，再将简化后的网络进行阵列复制，从而减少了从整体进行三角剖分所花费的时间，同时简化的电阻网络又能够有效地减少有限元的个数，从而节省了大量的时间。

技术领域

本发明涉及集成电路计算机辅助设计领域，尤其涉及一种计算阵列版图电阻网络的加速方法。

背景技术

在信息技术飞速发展的今天，平板显示（FPD）已成为世界电子信息工业的又一大支柱产业。随着FPD工艺技术发展，分辨率越来越高，设计尺寸日益增大，对于设计性能要求也日益提高。FPD的版图设计中，版图电阻网络的精确计算，对FPD设计的整体性能具有重要意义。并且版图设计中图形的日益复杂，对于电阻网络的精确计算也提出了更高的要求。电阻计算的方法有很多，针对简单图形的版图，电阻计算可以采用解析法等快速方法；对于复杂图形的版图，需要采用基于数值方法（例如边界元方法及有限元分析等方法）的电阻计算以保证计算精度。

当采用有限元分析的方法计算电阻时，有限元的网格划分基于三角剖分，而三角网格剖分的方法比较耗时，对于大规模版图，计算效率很低。

因而，提出一种计算阵列（Array）版图电阻网络的加速方法，能够加快阵列版图电阻网路的计算过程，提高计算效率，成为亟待解决的问题。

发明内容

为了解决现有技术存在的不足，本发明的目的在于提供一种计算阵列版图电阻网络的加速方法，可以加快阵列（Array）版图电阻网络的的计算过程，提高array电阻的计算速度。

为实现上述目的，本发明提供的计算阵列版图电阻网络的加速方法，包括以下步骤：

（1）获取阵版图的公共端口及母版的对外端口；（2）对所述母版的电阻网络进行简化，约减掉内部节点；（3）对简化后的电阻网络及对外端口进行复用，得到全局的简化电阻网络；（4）对所述全局的简化电阻网络进行求解。

所述步骤（1）中所述获取母版的对外端口，进一步包括以下步骤：

（11）获取所述母版中的图形与其母版边界的公共边；（12）从所述公共边中提取出对边相交的公共边；（13）将所述对边相交的公共边放置在对应的边上；（14）再在所述对应的边上插入点，插入的点即为所述母版的对外端口。

所述步骤（2），进一步包括以下步骤：

（21）对母版进行三角剖分，获得所述母版的电阻网络；（22）约减掉所述电阻网络的内部节点，获得只有对外端口的电阻网络。

所述步骤（3），进一步包括以下步骤：

（31）将母版简化后的电阻网络进行复制，将母版的对外端口进行位移；（32）将所述简化后的电阻网络复制至所述阵列版图中的重复图形处，将所述对外端口复制位移形成所述公共端口。

进一步地，所述对外端口位移后的阻值不变，所述公共端口被赋予唯一的标识。

本发明的计算阵列版图电阻网络的加速方法，适用于Array版图的电阻网络计算：根据阵列版图的重复排列的特点，针对其中一个母版进行三角剖分并进行简化电阻网络，再将简化后的网络进行阵列复制，从而减少了从整体进行三角剖分所花费的时间，同时简化的电阻网络又能够有效地减少有限元的个数，从而节省了大量的时间。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。

附图说明