[发明专利]一种神经元晶体管结构及其制备方法有效
申请号: | 201611235603.5 | 申请日: | 2016-12-28 |
公开(公告)号: | CN108258044B | 公开(公告)日: | 2020-12-15 |
发明(设计)人: | 肖德元 | 申请(专利权)人: | 上海新昇半导体科技有限公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/10;H01L29/24;H01L29/423;H01L29/43 |
代理公司: | 上海光华专利事务所(普通合伙) 31219 | 代理人: | 余明伟 |
地址: | 201306 上海市浦东*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 神经元 晶体管 结构 及其 制备 方法 | ||
本发明提供一种神经元晶体管结构及其制备方法,该结构包括:半导体衬底;位于所述半导体衬底之上的绝缘层;位于所述绝缘层上采用二维半导体材料的半导体沟道;位于所述半导体沟道上的栅电位调制结构;位于所述栅电位调制结构之上的碳纳米管栅阵列;分别位于所述碳纳米管栅阵列两端并分别与所述半导体沟道连接的源接触电极和漏接触电极;以及所述碳纳米管栅阵列和栅电位调制结构与所述源接触电极和所述漏接触电极之间的侧墙隔离结构。本发明的神经元晶体管结构,以二维半导体材料为沟道,以金属碳纳米管栅阵列作为多输入栅电极,可使沟道电荷更易控制,显著减小栅极尺寸,有利于解决集成电路中晶体管数目及互连线增多带来的诸多问题。
技术领域
本发明涉及集成电路技术领域,特别是涉及一种神经元晶体管结构及其制备方法。
背景技术
为了解决在芯片上增加元件密度的问题,一种在输入端采用浮栅连接电容器的神经元MOS晶体管(Neuron MOSFET,简写为neuMOS或vMOS),因其简单的结构和特殊的功能而引起了越来越多的关注。
神经元器件在功能上相当于构成人类大脑、眼睛等部位利用电路实现信息传导的神经细胞(神经元)。具体地说,一个神经元器件可以分别对多个输入信号进行加权,并且当加权信号的相加结果达到阈值时,输出一个预定的信号。这种神经元器件加权输入信号的方式是通过其中的神经元晶体管来实现的,神经元晶体管具有多个输入电极的栅极结构,当多输入栅极的输入电压之和达到一个预定值时,源极和漏极之间才会导通。神经元器件的加权方式相当于神经细胞突触,可以是由一个电阻和一个场效应晶体管组成,而神经元晶体管就相当于这个神经细胞的细胞体。神经元晶体管在栅上的求和过程可以利用电容耦合效应的电压模式,除电容充放电电流外,没有其它电流,因此基本上没有功耗。
随着集成电路的发展及其集成度的提高,传统的基于单一晶体管功能的硅集成电路,出现了很多困难的、急待解决的问题,而神经元MOS晶体管作为一种具有强大功能的单元晶体管,为解决集成电路中晶体管数目及互连线增多带来的问题提供了一种有效的途径。
发明内容
鉴于以上所述现有技术,本发明的目的在于提供一种神经元晶体管结构及其制备方法,用于解决现有技术中的种种问题。
为实现上述目的及其他相关目的,本发明提供一种神经元晶体管结构,包括:
半导体衬底;
绝缘层,位于所述半导体衬底之上;
半导体沟道,位于所述绝缘层上,采用二维半导体材料;
栅电位调制结构,位于所述半导体沟道上,由下至上依次包括第一介电层、电位调制层和第二介电层;
碳纳米管栅阵列,位于所述栅电位调制结构之上,包括多个碳纳米管以及分别引出所述多个碳纳米管的多个栅接触电极;
源接触电极和漏接触电极,分别位于所述碳纳米管栅阵列两端,并分别与所述半导体沟道连接。
可选地,在所述源接触电极与所述碳纳米管栅阵列和栅电位调制结构之间以及在所述漏接触电极与所述碳纳米管栅阵列和栅电位调制结构之间分别设有侧墙隔离结构。
可选地,所述半导体衬底为硅衬底。
可选地,所述绝缘层为氧化硅。
可选地,所述半导体沟道采用的二维半导体材料为MoS2、WS2、ReS2或SnO。
可选地,所述栅电位调制结构中,所述第一介电层和所述第二介电层的材料为硅氧化物。
可选地,所述栅电位调制结构中,所述电位调制层的材料为多晶硅。
可选地,所述栅电位调制结构的厚度为2-100nm。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海新昇半导体科技有限公司,未经上海新昇半导体科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201611235603.5/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类