[发明专利]屏蔽栅沟槽MOSFET的制备方法

说明书

本发明提供一种屏蔽栅沟槽MOSFET的制备方法，包括以下步骤：1）提供半导体衬底，在半导体衬底表面形成外延层；2）在外延层内形成沟槽，并在沟槽侧壁形成屏蔽氧化层；3）在形成有屏蔽氧化层的沟槽底部形成屏蔽多晶硅层；4）在沟槽内形成屏蔽材料层；5）向沟槽两边的侧壁进行第一掺杂类型的离子注入；6）去除部分屏蔽材料层；7）在屏蔽材料层上方的沟槽侧壁形成栅氧化层，并在沟槽内形成栅极多晶硅层；8）向栅氧化层两侧的第一掺杂类型的体区内进行第二掺杂类型的离子注入。本发明有效控制了漂移区与栅极多晶硅层的交叠长度及源极与栅极多晶硅层顶部的交替长度，从而实现了反向恢复电容及输出电容的稳定控制。

技术领域

本发明涉及半导体制备技术领域，特别是涉及一种屏蔽栅沟槽MOSFET的制备方法。

背景技术

屏蔽栅沟槽MOSFET是目前最先进的功率MOSFET器件技术，能够同时实现低导通电阻(Rdson)、低反向恢复电容(Crss)和地输出电容(Coss)，从而同时降低了系统的导通损耗和开关损耗。

现有的一种N型屏蔽栅沟槽MOSFET的具体结构如图1所示，所述屏蔽栅沟槽MOSFET包括：硅衬底100，包括第一表面及第二表面，所述硅衬底100为重掺杂衬底，所述硅衬底100的第二表面形成有漏极(未示出)；位于硅衬底100第一表面的N型外延层101，所述N型外延层100为轻掺杂区域，用于形成漂移区；P型体区108，位于所述N型外延层101表面；沟槽102，贯穿所述P型体区并延伸至所述N型外延层101内，所述沟槽102内设有屏蔽多晶硅层104，所述屏蔽多晶硅层104与所述N型外延层之间的所述沟槽102侧壁上生长有屏蔽氧化层103；屏蔽材料层105，位于所述沟槽102内，且位于所述屏蔽多晶硅层104及所述屏蔽氧化层103的上方；栅极多晶硅层107，位于所述沟槽102内，且位于所述屏蔽材料层105的上方；栅氧化层106，位于所述沟槽102内，且位于所述栅极多晶硅层107与所述N型外延层101及所述P型体区108之间的所述沟槽102的侧壁上；源极109，位于所述P型体区108内；隔离介质层110，覆盖所述栅极多晶硅层107、所述栅氧化层106及所述源极109；连接通孔111，贯穿所述隔离介质层110、所述源极109并延伸至所述P型体区108内；引出区域112，位于所述P型体区108内。所述栅极多晶硅层107通过金属从所述沟槽102的远端引出，所述源极109及所述P型体区108通过金属从所述连接通孔111共同引出，所述漏极通过背面金属从所述硅衬底100的背面引出。

上述N型屏蔽栅沟槽MOSFET的制造方法主要包括以下步骤：

1)提供硅衬底100，在所述硅衬底100表面生长N型外延层101，并在所述N型外延层101内形成沟槽102，如图2所示；

2)在所述沟槽102侧壁生长屏蔽氧化层103，填充屏蔽多晶硅层104，并回刻刻蚀至目标深度，如图3所示；

3)高密度等离子体(HDP)方法淀积所述屏蔽多晶硅层104和栅极多晶硅层间隔隔离用屏蔽材料1051，如图4所示，所述屏蔽材料1051为氧化物，优选为，所述屏蔽材料1051为二氧化硅；

4)化学机械抛光(CMP)所述屏蔽材料1051并刻蚀至目标深度以形成所述屏蔽材料层105，如图5所示；

5)在所述屏蔽材料层105上方的所述沟槽105的侧壁上生长栅氧化层106，淀积栅极多晶硅并回刻刻蚀至稍低于所述硅衬底100的表面，如图6所示；

6)在所述硅衬底100的正面离子注入P型掺杂物以形成P型体区108，如图7所示；

7)在所述P型体区108内离子注入N型掺杂物以形成源极109，如图8所示；