[发明专利]用于交叉点存储器阵列的存储器干扰恢复方案

说明书

技术领域

本公开总体涉及随机存取存储器(RAM)，并且更具体而言，涉及在交叉点存储器阵列中的存储器位单元中存储的数据的恢复和/或刷新。

背景技术

在高速率的存取期间(例如，在写入操作或读取操作期间)，选定的或相邻的存储器位单元可能受到干扰，使得存储器位单元所存储的状态(例如，“开”/“关”状态、低电阻/高电阻状态、导电/电阻状态)可能不可恢复。反复存取阵列内的存储器位单元可能干扰一个或多个相邻的存储器位单元，导致一个或多个相邻位单元改变状态。例如，针对存储器位单元的反复的读取或写入操作可能导致相邻存储器位单元(例如，共享公共字线或公共位线)从“关”状态改变为“开”状态。因此，需要干扰恢复技术来刷新存储器阵列中的数据并避免存储的数据受损。

发明内容

本文描述了用于判断针对若干位单元(例如，对应于页地址)的存取操作(例如，读取或写入操作)的速率是否需要对所存取的或相邻的位单元(例如，在存储器器件的同一页或相邻页内)进行刷新的方法和系统。对经历了高频率的页地址读取操作和写入操作的存储器位单元进行刷新有助于保持存储器位单元中存储的数据的完整性。该方法和系统判断在存取周期(例如，RAS周期)期间页地址读取操作或写入操作的速率是否超过一段时间(例如，对应于存储器位单元的弛豫时间的存取周期持续时间的倍数)内的最大速率，并且如果速率超过最大速率，则有条件地引起刷新操作。该方法和系统输出写回信号以引起对与被频繁存取的页地址相关联的存储器位单元的刷新，以防止相关联的存储器位单元中存储的数据受损。

该方法和系统可以使用第一FIFO装置和CAM装置，以便计数已经对页地址执行的存取操作的次数。在一些实施例中，CAM装置可以包括或连接到与第一FIFO装置不同的第二FIFO装置。该方法和系统可以将在当前存取周期中接收到的页地址与之前存取的(例如，在紧前面的存取周期期间存取的)页地址进行比较，并从页缓冲器而非存储器器件存取数据，以避免给存储器器件增加压力。

附图说明

在结合附图考虑以下具体实施方式时，本公开的进一步的特征、其性质和各种优点将显而易见，在附图中，类似的附图标记在所有图中指代类似的部分，并且在附图中：

图1描绘了根据例示性实施方式的用于判断存储器地址的读取速率是否需要刷新与存储器地址相关联的存储器单元的过程的流程图；

图2描绘了根据例示性实施方式的基于页地址被写入的速率来判断是否需要刷新操作的过程的流程图；

图3描绘了根据例示性实施方式的用于确定读取速率或写入速率的设备；

图4描绘了根据例示性实施方式的用于加载先进先出(FIFO)装置和FIFO/CAM装置的过程的流程图；

图5描绘了根据例示性实施方式的基于在FIFO装置和FIFO/CAM装置中加载的条目来判断是否需要刷新操作的过程的流程图；

图6描绘了根据例示性实施方式的FIFO/CAM装置的示例；以及

图7描绘了根据例示性实施方式的页地址计数器的电路图。

具体实施方式

新存储器技术的最近的进步具有便于在交叉点架构设计中实施的性质(例如，交叉点阵列中的存储器单元可以无需使用DRAM或SRAM器件所需要的每存储器单元一个或多个选择晶体管而被唯一地选定)。它们之中是导电桥接RAM(CBRAM)、忆阻器RAM和垂直层闸流晶体管RAM(VLT-RAM)。

VLT-RAM是可能适于在交叉点存储器阵列中实施的存储器技术的类型。闸流晶体管的优点包括能够通过调谐每个闸流晶体管单元的组成层的几何形态和成分来精确调谐工作特性(例如，开关速度、静态功耗、动态功耗等)。可以将VLT布置为最少4个F²单元的阵列，由此使单元面积最小化并降低制造成本。也可以将VLT布置成堆叠构造，以进一步增大交叉点阵列中存储器单元的密度。