[发明专利]半导体存储器件及其弱单元检测方法有效
申请号: | 201611242723.8 | 申请日: | 2016-12-29 |
公开(公告)号: | CN107393595B | 公开(公告)日: | 2020-12-29 |
发明(设计)人: | 金六姬 | 申请(专利权)人: | 爱思开海力士有限公司 |
主分类号: | G11C29/40 | 分类号: | G11C29/40 |
代理公司: | 北京弘权知识产权代理事务所(普通合伙) 11363 | 代理人: | 毋二省;李少丹 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 存储 器件 及其 单元 检测 方法 | ||
1.一种半导体存储器件,包括:
多个存储块;
多个位线感测放大器,所述位线感测放大器被所述多个存储块中相邻的存储块共享,并且适用于:感测并放大经由位线从耦接至被激活的字线的存储单元读取的数据,以及经由多个分段输入/输出线对输出放大数据;
字线驱动器,所述字线驱动器适用于:在测试模式期间,激活不共享所述位线感测放大器的存储块的字线;以及
弱单元检测电路,所述弱单元检测电路适用于:在所述测试模式期间,压缩经由所述多个分段输入/输出线对传输的所述放大数据以产生压缩数据,以及基于所述压缩数据来检测弱单元。
2.如权利要求1所述的半导体存储器件,
其中,所述多个位线感测放大器被设置在第一区域,
所述弱单元检测电路被设置在第二区域,
所述多个存储块被设置在第三区域,
所述字线驱动器被设置在第四区域,以及
一对第一区域和第二区域以及一对第三区域和第四区域被交替设置在第一方向上。
3.如权利要求2所述的半导体存储器件,其中,所述第二区域是子孔洞区域。
4.如权利要求1所述的半导体存储器件,
其中,所述弱单元检测电路包括分别与所述多个位线感测放大器相对应的多个弱单元检测器,以及
在所述测试模式期间,所述多个弱单元检测器的每个弱单元检测器压缩来自对应的位线感测放大器经由所述多个分段输入/输出线对中对应的一个分段输入/输出线对提供的数据以产生压缩数据,以及将所述压缩数据传输到多个局部输入/输出线中对应的一个局部输入/输出线。
5.如权利要求4所述的半导体存储器件,其中,所述多个弱单元检测器的每个弱单元检测器包括:
数据压缩单元,所述数据压缩单元适用于压缩来自所述对应的位线感测放大器经由对应的分段输入/输出线对传输的所述数据以产生所述压缩数据;以及
局部线映射单元,所述局部线映射单元在所述测试模式期间是可操作的,并且适用于将所述压缩数据输出到对应的局部输入/输出线。
6.如权利要求1所述的半导体存储器件,
其中,所述弱单元检测电路包括多个数据压缩单元,所述多个数据压缩单元彼此串联耦接并且分别与所述多个位线感测放大器相对应,以及
其中,所述弱单元检测电路将来自所述多个数据压缩单元中最后级的数据压缩单元的压缩数据输出为最终测试结果。
7.如权利要求6所述的半导体存储器件,
其中,所述多个数据压缩单元中的每个数据压缩单元压缩来自对应的位线感测放大器经由所述多个分段输入/输出线对中对应的一个分段输入/输出线对提供的数据以及从其它数据压缩单元中的一个数据压缩单元提供的压缩数据以产生它自己的压缩数据。
8.如权利要求6所述的半导体存储器件,其中,在所述测试模式期间,与不共享所述位线感测放大器的存储块相对应的一个或更多个弱单元检测电路还将它们自己的所述压缩数据传输到多个局部输入/输出线中对应的局部输入/输出线。
9.如权利要求1所述的半导体存储器件,其中,所述弱单元检测电路包括:
多个数据压缩单元,所述多个数据压缩单元分别与所述多个位线感测放大器相对应,每个数据压缩单元适用于压缩来自对应的位线感测放大器经由所述多个分段输入/输出线对中对应的一个分段输入/输出线对提供的数据以产生压缩数据;以及
移位寄存器,所述移位寄存器适用于:同时储存从所述多个数据压缩单元提供的多个所述压缩数据,以及响应于移位信号依次地输出所述多个压缩数据。
10.如权利要求9所述的半导体存储器件,其中,所述多个数据压缩单元被设置在子孔洞区域,而所述移位寄存器被设置在X-孔洞区域。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201611242723.8/1.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体存储器件及其操作方法
- 下一篇:磁性片及无线充电模块