[发明专利]一种集成电路自动化设计中方程组解的存在性检查方法

说明书

一种集成电路自动化设计中方程组解的存在性检查方法，包括以下步骤：根据器件的连接关系构建容器；根据所述容器，判断器件是否形成特殊环路会导致方程组无解；根据所述容器，判断优化是否会形成特殊环路导致方程组无解。本发明的方法在集成电路自动化产品中对电子电路设计的合理性进行检查，尤其是针对特殊环路导致的方程组的解的存在性进行检查，从而减少了遍历过程，提高了电路设计的效率。

技术领域

本发明涉及集成电路自动化产品设计领域，尤其涉及一种自动化设计中方程组解的存在性检查方法。

背景技术

电路方程组解的存在性检查是集成电路自动化产品设计流程中的重要一环。高效准确的检查能够提前检测出方程组解不存在的情况，及时发现问题并解决问题，可以极大地缩短电子电路设计的周期，降低设计失败的风险。随着工艺不断的向着纳米级进展，电子电路设计中电路的规模也在急剧膨胀，电路设计者面对的是大而复杂的拓扑连接关系。

在当前的集成电路自动化领域中，大多数产品都是根据改进节点法来填充方程组的。由于每一类元器件填充方式的不同，某些情况下会出现矩阵无解，进而导致电路设计的失败。而由于电路规模的不断增大，设计者又很难保证设计100%的合理性和正确性，因此，集成电路自动化产品需要提前进行方程组解的存在性检查。而大多数的集成电路自动化产品中都会在保证精度的情况下进行一些的电路优化，此类优化操作也需要保证不会导致电路中出现会使方程组无解的环路，因此，电路方程组解的存在性的检查不是一次性行为，其效率对电路仿真尤为重要。传统的方程组解的存在性检查是从一个元器件的某一端口出发，深度或者广度遍历其连接的其他器件，以判断是否有环路出现。若需要多次检查就需要多次的遍历，效率低下。

发明内容

为了解决现有技术存在的不足，本发明的目的在于提供一种集成电路自动化设计中方程组解的存在性检查方法，能够帮助设计人员进行快速有效地错误分析和定位，又能够为集成电路自动化产品进一步的电路优化提供支持，进而能够提高电路设计的效率。

为实现上述目的，本发明提供的集成电路自动化设计中方程组解的存在性检查方法，包括以下步骤：

（1）根据器件的连接关系构建容器；

（2）根据所述容器，判断器件是否形成特殊环路会导致方程组无解；

（3）根据所述容器，判断优化是否会形成特殊环路导致方程组无解。

进一步地，在所述步骤（1）进一步包括以下步骤：

对容器进行初始化，初始化后的容器为空；

遍历网表中的器件，分析器件的特性；

根据器件的连接关系构建容器。

进一步地，在所述步骤（2）进一步包括以下步骤：

判断为是，则报错退出；

判断为否，则遍历下一个器件，并更新容器。

进一步地，在所述步骤（3）进一步包括以下步骤：

判断为是，则取消对器件的优化；

判断为否，则短接器件，更新容器，优化下一个器件。

进一步地，在所述步骤（2）中，通过判断器件的两个端口是否具有同一属性来判断是否存在特殊环路。

更进一步地，在所述步骤（3）中，通过判断需要短接的器件的两个端口是否具有同一属性来判断对器件的优化是否形成特殊环路。

本发明提出一种集成电路自动化设计中方程组解的存在性检查方法，具有如下的技术效果：