[发明专利]形成半导体装置的方法

说明书

本案揭露一种形成半导体装置的方法。此方法包含提供一前驱物，其具有一基板和位于基板上的栅极堆叠，而栅极堆叠各包含一电极层、一第一硬罩(HM)层在电极层上，和一第二HM层其在第一HM层上。此方法进一步地包含沉积一介电层在基板和栅极堆叠上，且填充栅极堆叠之间的空间；并且执行一第一化学机械平坦化(CMP)程序以部分地移除介电层。此方法更进一步地包含执行一蚀刻程序以移除第二HM层且部分地移除介电层，借以暴露第一HM层。此方法更进一步地包含执行第二CMP制程直到至少部分地移除第一HM层。

技术领域

本揭露内容是关于半导体装置，特别是半导体装置的栅极置换制程。

背景技术

半导体集成电路(IC)产业经历了指数级成长。在IC材料和设计技术上的进展，造就了一代又一代越发缩小和复杂电路的IC。在IC演化的历程中，功能密度(如，晶片单位面积上互连装置的数目)逐渐地增加，而几何尺寸(如：使用的制程所能创造的最小组件(或线路))则减小。这样的尺寸微缩的过程，一般有益于增加生产效率和降低相关的成本。如此的尺寸缩小亦增加了处理和制造IC上的复杂度，而且对于要实现这些进展，也需要在IC处理和制造上得到类似的发展。

在IC设计中实现的一个进展是将典型的多晶硅栅极以金属栅极取代，用以在缩小特征尺寸时改良装置的性能。一形成金属栅极电极的制程称为栅极-置换或是“栅极-后(gate-last)”制程，其是经由置换多晶硅栅极“后”，才制造金属栅极电极。这使得后续制程的数目减少，包括高温制程，其是在形成最终栅极之后执行。然而，实施这等IC制造程序具有挑战性，特别是在进阶的制程世代中，缩小IC特征，诸如20纳米(nm)，16nm，和更小于此的世代。例如，IC的不同区域可能有不同的栅极长度，和/或在栅极形成和栅极以金属栅极置换之间，其经历不同的制造步骤。在IC的不同区域中，将多晶硅栅极之间维持在一致的高度是很具挑战性的。多晶硅栅极高度上的变异，会对于后续的栅极置换制程引发问题。

发明内容

在一示例的观点中，本揭露内容是针对于形成半导体装置的一方法。此方法包含提供一前驱物，其具有基板和位于基板上的栅极堆叠。栅极堆叠的各者包含一电极层、一硬罩层(HM)层在电极层上，和一第二HM层在第一HM层上。此方法更进一步地包含沉积一介电层在基板和栅极堆叠上，且填充介于栅极堆叠之间的空间。此方法更进一步地包含执行一第一化学机械平坦化(CMP)制程，以部分地移除介电层；并且执行一蚀刻制程，以移除第二HM层，和部分地移除介电层，借以暴露第一HM层。此方法更进一步地包含执行一第二CMP制程直到至少部分地移除第一HM层。

在另一示例的观点中，本揭露内容是针对于形成半导体装置的一方法。此方法包含提供一前驱物，其具有基板和位于基板上的栅极堆叠，其中栅极堆叠的各者包含一电极层、一硬罩层(HM)层在电极层上，和一第二HM层在第一HM层上。此方法更进一步地包含沉积一蚀刻停止层(ESL)在基板上并且覆盖栅极堆叠的上部和侧壁，且沉积一层间介电层(ILD)在ESL上，并且填充介于栅极堆叠之间的空间。此方法更进一步地包含执行一第一化学机械平坦化(CMP)制程，以部分地移除ILD层；执行干蚀刻制程以部分地移除ESL、ILD层，和第二HM层，借以暴露第一HM层。此方法更进一步地包含执行一第二CMP制程直到至少部分地移除第一HM层。