[发明专利]一种电荷泵电路

说明书

技术领域

本发明涉及集成电路技术领域，特别是涉及一种电荷泵电路。

背景技术

传统4V电荷泵电路的设计架构如图1所示。其中，Vref’为电荷泵电路的输入电压，VCC’为电荷泵电路的电源电压，V4V’为电荷泵电路的输出电压，CLK’为电荷泵电路的输入时钟，N型场效应晶体管N1’为电荷泵电路的控制开关。控制开关N1’接收使能控制信号ENABLE’，输出电压V4V’经电阻R’分压后的电压VDIV’和输入电压Vref’接到比较器COMP’的输入端，比较器COMP’的输出信号DIFOUT’和输入时钟CLK’接到与门进行与操作，来控制电荷泵电路的时钟信号的开关，与门的输出信号CLK_D’接到电荷泵主体电路。

图2是传统4V电荷泵电路中电荷泵主体电路1’的设计架构。其中，CLK_D’和CLK_D_B’为差分时钟信号，CLK_D’通过驱动电路接到电容C1’的一端，CLK_D_B’通过驱动电路接到电容C2’的一端，驱动电路的电源是VCC’，电容C1’的另一端接电荷泵主体电路1’的内部结点na1’，电容C2’的另一端接电荷泵主体电路1’的内部结点na2’。电荷泵主体电路1’采用差分交叉耦合的架构，N2’和N3’是N型场效应晶体管，P1’和P2’是P型场效应晶体管，输入信号Vin’接电源VCC’。该电荷泵主体电路1’利用电容的高通特性不断的对结点na1’和na2’充电，使输出电压V4V’维持在高电压。

传统4V电荷泵电路的设计架构存在以下缺点：通过控制时钟信号的开关来控制电荷泵电路的输出电压V4V’，本质上是调节时钟信号的频率，使得稳态时输出电流较小，同时纹波也较大。

发明内容

鉴于上述问题，本发明实施例的目的在于提供一种电荷泵电路，以解决传统4V电荷泵电路的设计架构稳态时输出电流较小，同时纹波也较大的问题。

为了解决上述问题，本发明实施例公开了一种电荷泵电路，包括电荷泵主体电路、采样电路和反馈电路，其中，所述电荷泵主体电路的第一输入端接收第一时钟信号，所述电荷泵主体电路的第二输入端接收第二时钟信号，所述电荷泵主体电路的第三输入端与所述反馈电路的输出端相连，所述电荷泵主体电路根据所述第一时钟信号、所述第二时钟信号和所述反馈电路输出的反馈信号输出驱动电压；所述第二时钟信号和所述第一时钟信号互为差分时钟信号；所述采样电路与所述电荷泵主体电路的输出端相连，所述采样电路根据所述驱动电压生成采样电压；所述反馈电路的输入端与所述采样电路的输出端相连，所述反馈电路根据所述采样电压和预设参考电压调整所述反馈信号，其中，当所述采样电压小于所述预设参考电压时，所述反馈电路增大所述反馈信号，当所述采样电压大于所述预设参考电压时，所述反馈电路减小所述反馈信号。

可选地，所述电荷泵主体电路包括倍压模块，所述倍压模块的电源端与所述反馈电路的输出端相连。

可选地，所述电荷泵主体电路还包括：第一电源转换模块，所述第一电源转换模块的输入端接收所述第一时钟信号，所述第一电源转换模块的电源端与所述反馈电路的输出端相连，所述第一电源转换模块的输出端与所述倍压模块的第一时钟输入端相连，所述第一电源转换模块用于输出第三时钟信号，所述第三时钟信号的摆幅等于所述反馈信号的摆幅；第二电源转换模块，所述第二电源转换模块的输入端接收所述第二时钟信号，所述第二电源转换模块的电源端与所述反馈电路的输出端相连，所述第二电源转换模块的输出端与所述倍压模块的第二时钟输入端相连，所述第二电源转换模块用于输出第四时钟信号，所述第四时钟信号的摆幅等于所述反馈信号的摆幅，所述第四时钟信号和所述第三时钟信号互为差分时钟信号。

可选地，所述第一电源转换模块包括：第一PMOS管，所述第一PMOS管的源端与所述反馈电路的输出端相连；第二PMOS管，所述第二PMOS管的源端与所述反馈电路的输出端相连；第一NMOS管，所述第一NMOS管的栅端接收所述第一时钟信号，所述第一NMOS管的源端接地，所述第一NMOS管的漏端分别与所述第一PMOS管的漏端和所述第二PMOS管的栅端相连；第二NMOS管，所述第二NMOS管的源端接地，所述第二NMOS管的漏端分别与所述第二PMOS管的漏端和所述第一PMOS管的栅端相连，所述第二NMOS管的漏端与所述第二PMOS管的漏端作为所述第一电源转换模块的输出端；第一反相器，所述第一反相器的输入端接收所述第一时钟信号，所述第一反相器的电源端与电源相连，所述第一反相器的输出端与所述第二NMOS管的栅端相连，所述第一NMOS管的栅端和所述第一反相器的输入端作为所述第一电源转换模块的输入端。