[发明专利]具有非易失性逻辑存储器的处理设备的通过功率损耗硬件方法的计算

说明书

本公开涉及具有非易失性逻辑存储器的处理设备的通过功率损耗硬件方法的计算。计算设备装置(100)促进深度低功率模式的使用，其包括响应于进入低功率模式，通过包括触发将来自设备(100)的易失性存储元件(110、125)的数据存储在非易失性存储器(115)中的硬件实施的过程来使设备(100)的CPU(105)断电。基于硬件的功率管理单元(140)控制包括中断CPU(105)的正常处理顺序并且触发将数据存储在非易失性存储器(115)中的过程。响应于唤醒事件，在执行用于CPU(105)从低功率模式的唤醒过程之前，触发设备(100)以将存储在非易失性存储器(115)中的数据恢复到易失性存储器(110，125)。设备(100)包括功率存储元件(130)诸如电容器，所述功率存储元件(130)保持充足的能量以在进入低功率模式之前完成非易失性数据存储任务。

相关申请

本申请要求2015年12月29日提交的美国临时专利申请号62/272,473的权益，该申请的内容通过引用以其整体并入本文。

技术领域

本发明总体涉及具有非易失性存储器的处理设备，并且特别涉及用于此类处理设备的功率损耗操作。

背景技术

电子设备持续面对性能压力，所述性能压力包括提供增加的计算能力和提供变化的控制性能。该性能压力还包括需要不断增加的能力以延长电池寿命或者总体提高计算设备的操作的功率效率。因此，各种类型的计算设备包括允许给定设备使用较少功率的进入低功率模式的不同方式。低功率模式通常包括停止各种特征的使用或者使用于设备的某些外围设备掉电。

最低的低功率模式包括实际上从设备的中央处理单元(“CPU”)去除功率。然而，进入最低功率模式通常导致此类设备不保持CPU的状态。因此，设备在唤醒时必须被复位，以恢复CPU和相关外围设备的操作状态。在此类设备上运行的应用程序的程序员被迫处置该复位条件，并且手动地将应用程序的状态恢复到在设备进入到深度低功率模式(即，CPU的掉电)之前的应用程序的状态。当更复杂的软件(此类软件包括图形显示应用程序、具有复杂协议栈的射频通信)被用于嵌入式系统或实时操作系统时，尤其是如此。此类应用程序在设备启动时可能需要几千个CPU周期以在预期任务开始之前初始化软件变量。在一个示例中，运行C-Init和User-Init过程(分别用于CPU和用户应用程序的初始化过程)可能分别需要多达101毫秒和298微秒。除了时间延迟之外，该重新启动过程还对可适用的电池资源进行进一步耗散。这对于使用此类计算设备或处理设备的客户经受可中断电源和/或使用深度低功率模式是痛苦的过程。

发明内容

一般来说，依照这些各种实施例，计算设备装置促进低功率模式的使用，其包括响应于进入低功率模式，通过包括触发将来自设备的易失性存储元件的数据(诸如各种状态信息)存储在非易失性存储器中的硬件实施的过程来使设备的CPU断电。基于硬件的功率管理单元被配置为控制包括中断CPU的正常处理顺序并且触发将数据存储在非易失性存储器中的过程。响应于唤醒事件，在执行用于CPU从低功率模式的唤醒过程之前，触发设备以将存储在非易失性存储器中的数据恢复到易失性存储器。设备包括功率存储元件诸如电容器，所述功率存储元件保持充足的能量以在进入低功率模式之前完成非易失性数据存储任务。可选地，设备的功率管理单元被配置为防止设备启动，除非在能量存储单元上存在足够的能量以完成往返恢复和保存操作。

如此配置，在从深度低功率模式唤醒期间设备不需要执行CPU的完全复位。相反，CPU和相关联的外围设备的稳定操作状态参数容易从非易失性存储装置获得并恢复，该非易失性存储装置能够存储此类信息而不消耗功率。此外，硬件实施方式可以被配置为在所施加的足以保证CPU的和/或相关联的外围设备的状态的存储的足够的功率的可用性(即使在总功率损耗事件中)的功率水平下触发存储过程。另外，在状态存储过程期间可以选择性地忽略并不存储在突然掉电事件期间已知为易破坏的状态信息，从而仅允许有限的唤醒过程，所述有限的唤醒过程比用于CPU的完全唤醒例程更快且消耗更少的功率。通过研究以下的描述和附图，这些和其他益处将变得显而易见。

附图简述