[发明专利]内连线

说明书

技术领域

本发明实施例涉及一种内连线及其制造方法。

背景技术

半导体集成电路(integrated circuit，IC)产业历了快速地增长。在此增长的过程中，装置特征尺寸大体上增加了装置的功能密度。

为了满足较小尺寸和较高封装密度的需求，电子装置开始导入包括内连线、电极以及安置于它们之间的中间绝缘层的多层内连线结构(multilayer interconnection structure)。

发明内容

根据本发明的一些实施例，一种内连线包括第一导电层、介电层、第二导电层以及绝缘层。第一导电层安置在半导体衬底上。介电层安置在第一导电层上。第二导电层穿透介电层，以与第一导电层电连接。绝缘层位于介电层的一部分与第二导电层之间，且绝缘层的材料和介电层的材料不同。多个气隙位于介电层的另一部分与第二导电层之间。

附图说明

图1是根据本发明的一些实施例的内连线的制造方法的流程图。

图2A到图2O是根据本发明的一些实施例的内连线的制造过程的示意性横截面图。

附图标号说明

10：内连线；

100：半导体衬底；

102：衬底；

104：介电层；

106：有源装置；

108：接触窗；

200：第一导电层；

300a：蚀刻停止层；

310a、310b：第一停止层；

400a、400b：第一介电层；

402：虎齿状凹部；

410a、410b：第一硬掩模层；

500a、500b：虚设材料；

600a、600b、600c：第二介电层；

610a、610b：第二硬掩模层；

700a：粘附材料层；

710a：粘附层；

720a、720b：虚设粘附层；

800a：第二导电材料；

800b：第二导电层；

810b：第一导电部分；

820b：第二导电部分；

900：介电层；

950：第二停止层；

AR：气隙；

B_T、B_V：底部；

SW_T、SW_V：侧壁；

T：沟槽；

V：介层孔；

W1、W2、W3：宽度；

T1、T2：厚度；

S01～S11：步骤。

具体实施方式

以下揭示内容提供用于实施所提供的标的物的不同特征的许多不同实施例或实例。下文描述组件及布置的特定实例以简化本公开内容。当然，这些组件以及布置仅为实例且并不希望进行限制。例如，在以下描述中，第二特征在第一特征上方或上的形成可包括第二特征和第一特征直接接触地形成的实施例，且还可包括额外特征可在第二特征与第一特征之间形成使得第二特征与第一特征可不直接接触的实施例。此外，本发明可在各种实例中重复参考数字和/或字母。此重复是出于简单和清楚的目的，且本身并不指示所论述的各种实施例和/或配置之间的关系。

此外，本文可使用例如“下面”、“下方”、“下部”、“上”、“上方”、“上部”及类似术语等空间相对术语以便于描述如图式中所说明的一个元件或特征与另一元件或特征的关系。除图中所描绘的定向以外，空间相关术语希望涵盖在使用或操作中的装置的不同定向。设备可以其它方式定向(旋转90度或处于其它定向)，且本文中所使用的空间相关描述词同样可相应地进行解释。

图1是根据本发明的一些实施例的内连线的制造方法的流程图。图2A到图2O是根据本发明的一些实施例的内连线的制造过程的示意性横截面图。