[发明专利]一种高速低失调动态比较器

说明书

一种高速低失调动态比较器，包括动态差分比较电路、比较器校准电路、时钟控制电路、第一开关、第二开关、第三开关、第四开关及第五开关，其中，所述时钟控制电路具有时钟输入端、第一时钟输出端及第二时钟输出端；所述动态差分比较电路具有时钟输入端、同相输入端、反相输入端、同相补偿控制输入端、反相补偿控制输入端、同相输出端及反相输出端；所述比较器校准电路具有时钟输入端、复位使能输入端、同相补偿输出端、反相补偿输出端、同相输入端及反相输入端。本发明的高速低失调动态比较器能够减小比较器失调电压的影响，十分适用于高速接收器的失调校准。

技术领域

本发明涉及一种动态比较器，尤其涉及一种适用于高速接收器的高速低失调动态比较器。

背景技术

随着信息技术的进一步发展，数据传输量大幅增加，传输速度不断提高，高速接收器的设计显得日益重要。比较器作为高速接收器组成的关键模块，其速度、精度以及功耗等性能指标对整个接收器都有着很大影响。一般的高速比较器都是采用动态锁存比较器结构以满足速度的要求，但是通常这类动态比较器都存在很大的失调电压，严重制约了动态比较器的精度，限制了动态比较器在高速接收器中的应用。

适用于高速接收器的失调校准成为亟待解决的问题，因而，提出一种高速低失调动态比较器，减小比较器失调电压的影响。

发明内容

为了解决现有技术存在的不足，本发明的目的在于提供一种高速低失调动态比较器，能够减小比较器失调电压的影响，适用于高速接收器的失调校准。

为实现上述目的，本发明提供的高速低失调动态比较器，包括：动态差分比较电路、比较器校准电路、时钟控制电路、第一开关、第二开关、第三开关、第四开关及第五开关，其中，

所述时钟控制电路具有时钟输入端、第一时钟输出端及第二时钟输出端；

所述动态差分比较电路具有时钟输入端、同相输入端、反相输入端、同相补偿控制输入端、反相补偿控制输入端、同相输出端及反相输出端；

所述比较器校准电路具有时钟输入端、复位使能输入端、同相补偿输出端、反相补偿输出端、同相输入端及反相输入端；

所述时钟控制电路的所述时钟输入端接收外部输入的时钟信号；

所述时钟控制电路的所述第一时钟输出端提供时钟控制信号给所述动态差分比较电路的所述时钟输入端；

所述时钟控制电路的所述第二时钟输出端提供时钟控制信号给所述比较器校准电路的所述时钟输入端；

所述动态差分比较电路的所述同相输入端分别通过所述第一开关、所述第三开关接收外部输入的同相输入信号及共模信号；

所述动态差分比较电路的所述反相输入端分别通过所述第二开关、所述第四开关接收外部输入的反相输入信号及共模信号；

所述动态差分比较电路的所述同相补偿控制输入端、所述反相补偿控制输入端分别接收所述比较器校准电路的所述同相补偿输出端及所述反相补偿输出端提供的同相补偿控制信号及反相补偿控制信号；

所述动态差分比较电路的所述同相输出端、所述反相输出端分别输出同相输出信号及反相输出信号；

所述比较器校准电路的所述复位使能输入端接收外部输入的复位使能信号；

所述比较器校准电路的所述同相输入端、所述反相输入端分别接收所述动态差分比较电路的所述同相输出端及所述反相输出端输出的同相输出信号及反相输出信号；

所述第五开关的两端分别连接所述动态差分比较电路的所述同相输入端及所述反相输入端。

进一步地，所述动态差分比较电路包括：依次串联连接的第一反相器、第二反相器及第三反相器，其中，