[发明专利]一种电压限幅电路

权利要求书

1.一种电压限幅电路，其中，包括：

偏置结构电路，用于形成稳定的第一参考电压(Vref1)和第二参考电压(Vref2)；以及

传输门控制电路，用于控制传输门的导通利用所述第一参考电压(Vref1)和第二参考电压(Vref2)生成第一开关控制信号(INP)和第二开关控制信号(INN)。

2.根据权利要求1所述的电压限幅电路，其中，所述偏置结构电路包括：第一PMOS晶体管(MP7)、第二PMOS晶体管(MP8)、第一NMOS晶体管(MN5)以及第二NMOS晶体管(MN6)；

第一NMOS晶体管(MN5)的漏极与第一PMOS晶体管(MP7)的漏极连接，栅极与第一NMOS晶体管(MN5)漏极连接，源极与第二NMOS晶体管(MN6)的漏极连接；

第二NMOS晶体管(MN6)的栅极与NMOS晶体管(MN6)的漏极连接，源极与GND连接；

第一PMOS晶体管(MP7)的源极与VDD连接，栅极与PMOS晶体管(MP8)的栅极及漏极连接；

第二PMOS晶体管(MP8)的漏极与栅极连接，由电流(Ibias)偏置，源极与(VDD)连接；

第一NMOS晶体管(MN5)的栅极电压为所述第一参考电压(Vref1)，第二NMOS晶体管(MN6)的栅极电压为所述第二参考电压(Vref2)。

3.根据权利要求2所述的电压限幅电路，其中，所述第一NMOS晶体管(MN5)和第二NMOS晶体管(MN6)的衬底与GND连接，所述第一PMOS晶体管(MP7)和第二PMOS晶体管(MP8)的衬底与VDD连接。

4.根据权利要求2所述的电压限幅电路，其中，所述第一参考电压(Vref1)和第二参考电压(Vref2)分别为：

Vref1＝Vgs5+Vgs6，Vref2＝Vgs6

其中，Vref1为第一参考电压，Vref2为第二参考电压，Vgs5为第一NMOS晶体管(MN5)栅极和源极之间的电压，Vgs6为第二NMOS晶体管(MN6)栅极和源极之间的电压。

5.根据权利要求1所述电压限幅电路，其中，所述传输门控制电路包括：

第一反向器，用于将第一信号(Sin)反向变为第三信号(SinI)；

第二反向器，用于将第二信号(SinB)反向变为第四信号(SinBI)；

第一传输门(TG1)，由第一信号(Sin)和第三信号(SinI)控制，其两端分别连接第一参考电压(Vref1)与第二控制开关的信号(INN)；

第二传输门(TG2)，由第一信号(Sin)和第三信号(SinI)控制，其两端分别连接第二参考电压(Vref2)与第二控制开关的信号(INN)；

第三传输门(TG3)，由第二信号(SinB)和第四信号(SinBI)控制，其两端分别连接第一参考电压(Vref1)与第一控制开关的信号(INP)；以及

第四传输门(TG4)，由第二信号(SinB)和第四信号(SinBI)控制，其两端分别连接第二参考电压(Vref2)与第一控制开关的信号(INP)。

6.根据权利要求5所述的电压限幅电路，其中，所述第一信号(Sin)和第二信号(SinB)为差分信号。

7.根据权利要求6所述的电压限幅电路，其中，

当第一信号(Sin)、第三信号(SinI)分别为低电平、高电平，第二信号(SinB)、第四信号(SinBI)分别为高电平、低电平时，第一传输门(TG1)导通，第二传输门(TG2)截止，第三传输门(TG3)截止，第四传输门(TG4)导通，第一开关控制信号(INP)为第二参考电压(Vref2)，第二开关控制信号(INN)为第一参考电压(Vref1)；

当第一信号(Sin)、第三信号(SinI)分别为高电平、低电平，第二信号(SinB)、第四信号(SinBI)分别为低电平、高电平时，第一传输门(TG1)截止，第二传输门(TG2)导通，第三传输门(TG3)导通，第四传输门(TG4)截止，第一开关控制信号(INP)为第一参考电压(Vref1)，第二开关控制信号(INN)为第二参考电压(Vref2)。