[发明专利]基于IP核和EDA软件的实验平台

权利要求书

1.基于IP核和EDA软件的实验平台，其特征在于，包括控制器IP核功能模块组、数据通路IP核功能模块组和时序电路IP核功能模块组；所述控制器IP核功能模块组、数据通路IP核功能模块组和时序电路IP核功能模块组内的各个IP核模块之间可通过EDA工具软件的信号线连接；

所述控制器IP核功能模块组包括程序计数器IP核、指令寄存器IP核、地址转移逻辑IP核、控制存储器IP核以及微指令寄存器IP核；

所述程序计数器IP核、指令寄存器IP核、地址转移逻辑IP核、控制存储器IP核以及微指令寄存器IP核的个数均为两个以上；

所述数据通路IP核功能模块组包括算术逻辑单元IP核、存储器IP核、存储器地址寄存器IP核、存储器数据寄存器IP核、通用寄存器组IP核、暂存器IP核以及三态门电路IP核；

所述算术逻辑单元IP核、存储器IP核、存储器地址寄存器IP核、存储器数据寄存器IP核、通用寄存器组IP核、暂存器IP核以及三态门电路IP核的个数均为两个以上；

各个IP核模块之间的信息传输通路属于开放式架构；

所述基于IP核和EDA软件的实验平台构成一总线结构的计算机模型系统，所述计算机模型系统包括A总线和B总线；

各IP核模块的连接关系如下：

所述三态门电路IP核的输入端与B总线连接，输出端与A总线连接，用于A总线和B总线之间的隔离与缓冲；

所述算术逻辑单元IP核的输入端分别与第一暂存器IP核和第二暂存器IP核的输出端连接，输出端与B总线连接；

状态信息输出端与所述地址转移逻辑IP核的信号输入端连接；

所述算术逻辑单元IP核实现对输入端数据的算术与逻辑运算，然后将运算结果送至B总线，将运算结果特征发送至地址转移逻辑IP核，作为其输入信号之一；

所述算术逻辑单元IP核的运算器的运算控制信号与微指令寄存器IP核产生的运算操作控制信号相连；

所述第一暂存器IP核和第二暂存器IP核的输入来自A总线，第一暂存器IP核和第二暂存器IP核用于存储送至所述算术逻辑单元IP核运算的原始操作数；

带寄存器地址选择端的通用寄存器组IP核的输入端与A总线连接，输出端与B总线连接；

通用寄存器组IP核的寄存器地址选择端与指令寄存器IP核输出的地址码字段相连，所述通用寄存器组IP核作为算术逻辑单元IP核的一个工作区，可用于存放源操作数与运算结果；

所述存储器数据寄存器IP核的输入端与A总线连接，输出端分别与B总线和存储器IP核连接；

所述存储器数据寄存器IP核用于存放写入或从存储器IP核读出的数据；

所述存储器IP核的地址端与存储器地址寄存器IP核的输出端连接，数据端与存储器数据寄存器IP核连接；所述存储器IP核用于存放程序和数据；

所述程序计数器IP核的输入端与A总线连接，输出端与B总线连接；所述程序计数器IP核用于存放将要执行的下一条指令的地址；

所述指令寄存器IP核的输入端与A总线连接，输出端的操作码字段与地址转移逻辑IP核的输入端连接；所述指令寄存器IP核用于存放从存储器取出的指令；

所述地址转移逻辑IP核的输入端分别与指令寄存器IP核、算术逻辑单元IP核和微指令寄存器IP核连接；所述地址转移逻辑IP核的输出端与控制存储器IP核连接，用于产生后继微地址，并送至控制存储器IP核；

所述控制存储器IP核的输出端与所述微指令寄存器IP核连接，用于存放与模型机指令系统相对应的微程序，可用LPM_ROM实现，修改LPM_ROM可实现指令功能的扩展；

所述微指令寄存器IP核的输出端与数据通路中的各IP核模块的控制端连接，同时，所述输出端还与地址转移逻辑IP核连接；所述微指令寄存器IP核用于存放从控制存储器IP核取出的微指令，并将微地址码字段送至地址转移逻辑IP核；

所述程序计数器IP核的输出端与作为指令存储器IP核的另一存储器IP核的地址端连接；

所述指令存储器IP核的数据输出端与所述指令寄存器IP核连接。

2.如权利要求1所述的基于IP核和EDA软件的实验平台，其特征在于，还包括测试芯片，所述测试芯片用于对所设计的计算机模型进行功能测试；

所述计算机模型由两个以上的IP核模块通过信号线连接构成。