[发明专利]一种实现报文二选一的电路结构

权利要求书

1.一种实现报文二选一的电路结构，其特征在于：包括二选一判决逻辑模块，与二选一判决逻辑模块相连的等待判决缓存模块、当前SEQID缓存模块，以及与等待判决缓存模块相连的扫描逻辑模块；所述二选一判决逻辑模块的入口与2个选收通道相连，2个选收通道的报文为来自同一个源设备的双发报文，其中

所述二选一判决逻辑模块：根据进入二选一判决逻辑模块内的报文的组号，从当前SEQID缓存模块中读取预期报文流号，如果两者报文流号相等，则判决接收；如果不等，则根据该报文流号与预期报文流号的差值来判决：如果报文流号减去预期报文流号为正数，那么该报文进入等待判决缓存模块中；如果报文流号减去预期报文流号为负数，丢弃处理；

所述等待判决缓存模块：用于缓存流号比预期报文流号大的报文；

所述当前SEQID缓存模块：用于缓存预期报文流号；

所述扫描逻辑模块：用于扫描等待判决缓存模块中的报文；所述扫描逻辑模块处理过程如下：

1)超时请求直接出队给二选一判决逻辑模块；

2)SEQ-GRP0< SEQ- GRP1，不管CUR_SEQ：SEQ-GRP0出队给二选一判决逻辑模块；

3)SEQ- GRP0> SEQ- GRP1，不管CUR_SEQ：SEQ-GRP1出队给二选一判决逻辑模块；

4)SEQ-GRP0= SEQ-GRP1，不管CUR_SEQ：SEQ-GRP0/1全出队给二选一判决逻辑模块；

5)SEQ-GRP1空，SEQ-GRP0=CUR_SEQ: SEQ-GRP0出队给二选一判决逻辑模块；

6)SEQ-GRP0空，SEQ-GRP1=CUR_SEQ: SEQ-GRP1出队给二选一判决逻辑模块；

7)所有丢弃或选收动作都由二选一判决逻辑模块实施；

其中，SEQ- GRP0为选收通道1首报文中携带的报文流号，SEQ- GRP1为选收通道2首 报文中携带的报文流号，CUR_SEQ为预期报文流号。

2.如权利要求1所述的一种实现报文二选一的电路结构，其特征在于：所述当前SEQID缓存模块采用双端口块RAM，第一端口供报文组号读取预期报文流号，第二端口用于二选一判决逻辑模块更新预期报文流号。

3.如权利要求1所述的一种实现报文二选一的电路结构，其特征在于：所述二选一判决逻辑模块采用FPGA或者ASIC。

4.如权利要求1所述的一种实现报文二选一的电路结构，其特征在于：所述等待判决缓存模块包括多个双端口块RAM，分别用于写地址管理、读地址管理和数据缓存。

5.如权利要求1所述的一种实现报文二选一的电路结构，其特征在于：所述等待判决缓存模块进一步与外挂缓存模块相连。