[发明专利]一种物理不可克隆电路结构

权利要求书

1.一种物理不可克隆电路结构，其特征在于，包括：n个无源导体组和n个异或单元，每个所述无源导体组包括m个无源导体，每个所述无源导体包括第一端和第二端，每个所述无源导体的第一端与电源连接，每个所述无源导体的第二端与所述异或单元的输入端连接；

属于同一无源导体组内的无源导体的第二端连接同一所述异或单元的输入端；

当无源导体处于连通状态时，无源导体的第二端输出高电平信号，当无源导体处于断开状态时，无源导体的第二端输出低电平信号，由无源导体的第二端输出的信号输入至异或单元，每个所述异或单元对来自同一所述无源导体组内的各个无源导体的信号进行异或运算得出异或运算结果，所有各个所述异或单元得出的异或运算结果为PUF数据，其中，n、m均为正整数；

同一所述无源导体组内的各个无源导体的宽度不完全相同，且同一所述无源导体组内的至少一部分所述无源导体的宽度与临界宽度之间的宽度差值小于等于第一阈值，以使所述至少一部分所述无源导体在芯片制造过程中具有连通不确定性；

和/或，

在同一所述无源导体组内，至少一部分所述无源导体至少包括第一无源导体段和第二无源导体段，所述第一无源导体段和所述第二无源导体段之间存在间距，至少一部分所述间距与临界间距之间的间距差值小于等于第二阈值，以使所述至少一部分所述无源导体在芯片制造过程中具有连通不确定性；

其中，

所述临界宽度为保证在采用芯片制造工艺制造无源导体时，无源导体一定能够连通的最小宽度；

所述临界间距为当一个无源导体包括多个间隔一定间距的无源导体段时，保证在采用芯片制造工艺制造无源导体时，无源导体一定能够连通的最小间距。

2.根据权利要求1所述的电路结构，其特征在于，所述同一所述无源导体组内的无源导体的宽度的取值范围覆盖多个芯片制造工艺条件下对应的临界宽度。

3.根据权利要求1所述的电路结构，其特征在于，在同一所述无源导体组内，至少两个所述无源导体的宽度相同。

4.根据权利要求1所述的电路结构，其特征在于，所述同一所述无源导体组内的间距的取值范围覆盖多个芯片制造工艺条件下对应的临界间距。

5.根据权利要求1所述的电路结构，其特征在于，在同一所述无源导体组内，至少两个所述间距相同。

6.根据权利要求1-5任一项所述的电路结构，其特征在于，所述电路结构还包括：纠错码电路，所述纠错码电路的输入端与每个所述异或单元的输出端连接，所述纠错码电路的输出端输出PUF数据，所述PUF数据的长度为q比特，q为正整数，且q的取值与n的取值以及所述纠错码电路结构相关。

7.根据权利要求1-5任一项所述的电路结构，其特征在于，所述无源导体包括：金属线、硅化多晶硅、非硅化物多晶硅、n型扩散源、p型扩散源、n阱或p阱中之一。