[发明专利]数据储存装置及其驱动方法

说明书

本发明涉及数据储存装置及其驱动方法。本发明的一实施例能够提供数据储存装置，包括：半导体结构体，包括第一导电类型区域、第二导电类型区域以及半导体区域，第一导电类型区域具有第一类型导电性，第二导电类型区域与第一导电类型区域间隔开、并具有与第一导电类型区域的第一类型导电性相反的第二类型导电性，半导体区域位于第一导电类型区域与第二导电类型区域之间、并包括与第二导电类型区域相邻的邻近部；模式选择晶体管，包括栅电极和绝缘层，栅电极与半导体区域的邻近部对齐，绝缘层设置在栅电极与半导体区域的邻近部之间；多个存储单元晶体管，包括多个控制栅电极和数据储存层，所述多个控制栅电极与半导体区域对齐，所述数据储存层介于所述多个控制栅电极与半导体区域之间；第一配线，与第一导电类型区域电连接；以及第二配线，包括双极性接触，所述双极性接触具有第二配线与第二导电类型区域之间的第一接触和第二配线与邻近部之间的第二接触。

相关申请的交叉引用

本申请要求基于2015年12月31日提交的申请号为10-2015-0191883的韩国专利申请的优先权，通过引用将其整体合并于此。

技术领域

本发明的实施例涉及半导体存储技术，更详细地，涉及数据储存装置及其驱动方法。

背景技术

由于对诸如数码相机、智能手机及平板电脑等的便携式应用设备的需求的增加且传统的硬盘被固态硬盘(SSD，solid-state drives)所替代，非易失性存储器件市场正急速膨胀。这些非易失性存储器件之中，NAND快闪存储器件因高度集成而低制造成本受欢迎。

最近，由于20nm或更小的光刻工艺技术已经达到其极限，具有传统的二维存储单元阵列架构的NAND快闪存储器件缩小尺度已经变得更困难。另外，与感测裕度(margin)依据储存于数据储存膜(例如，浮栅)中的电子数量的减少而减小相关以及与存储单元之间的干扰相关的设计问题已经成为阻碍传统的2D存储单元阵列架构缩小尺度的障碍。为了解决上述NAND快闪存储器件缩小尺度的问题，已经提出了各种三维NAND快闪阵列结构。

在这种三维NAND快闪阵列结构中，由于在存储单元的操作电压的范围内存储单元的I-V曲线不具有陡然的斜率，存储单元的阈值电压(V_th)的分布宽，导致用于操作三维NAND快闪存储器件的刷新裕度窄且密。这种窄且密的刷新裕度可以增大三维NAND快闪存储器件的编址存储单元的读取时间，从而阻碍NAND快闪存储器件的操作速度的改善。因此，为了提高NAND快闪存储器件的操作速度，需要一种用于操作快闪存储器件的新机制以及用于实施该机制的合适的存储单元结构。

发明内容

本发明的实施例提供一种基于非易失性存储器件的数据储存装置，其通过改善存储阵列的架构而无需复杂修改或无需外围电路添加从而具有提高的I-V特性。

另外，本发明的实施例提供一种可以基于非易失性存储器件的单一架构以提高的操作特性实现2种选择性操作机制的数据储存装置。

本发明的实施例还提供一种驱动具有如上所述的优点的数据储存装置的方法。